基于EDA技術(shù)的數字系統設計

摘要：介紹了EDA(電子設計自動(dòng)化)技術(shù)的發(fā)展過(guò)程和基本特征，然后以EDA技術(shù)作為開(kāi)發(fā)手段，基于硬件描述語(yǔ)言VHDL，以可編程邏輯器件CPID為核心，實(shí)現了一個(gè)數字系統的設計。結果表明使用EDA技術(shù)進(jìn)行數字系統設計可以大大地簡(jiǎn)化硬件電路的結構，具有可靠性高，靈活性強等特點(diǎn)。
關(guān)鍵詞：EDA技術(shù)；硬件描述語(yǔ)言；可編程邏輯器件；數字系統設計

隨著(zhù)電子技術(shù)的飛速發(fā)展，數字系統的設計正朝著(zhù)高速度、大容量、小體積方向前進(jìn)，傳統的自底向上的設計方法已經(jīng)難以適應電子系統的設計要求，因此，電子設計自動(dòng)化(EDA)技術(shù)應運而生。EDA是以計算機為工作平臺，以EDA軟件為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言(VHDL／Verilog HDL)為設計語(yǔ)言，以可編程邏輯器件(CPLD)為實(shí)驗載體，以ASIC／SOC芯片為設計的目標器件，自動(dòng)完成用軟件的方式設計電子系統到硬件系統的一門(mén)新技術(shù)。它是融合了電子技術(shù)、計算機技術(shù)、信息處理技術(shù)、智能化技術(shù)等最新成果而開(kāi)發(fā)的高新技術(shù)，是一種高級、快速、有效的電子設計自動(dòng)化工具。

1 EDA技術(shù)的發(fā)展
隨著(zhù)計算機技術(shù)、集成電路技術(shù)、電子系統設計技術(shù)的發(fā)展，EDA技術(shù)的發(fā)展經(jīng)歷了3個(gè)階段。
1)20世紀70年代的計算機輔助設計(Computer Assist Design，CAD)階段
隨著(zhù)MOS工藝以及中、小規模集成電路的出現和應用，傳統的手工制圖制版設計與電路集成的方法已經(jīng)無(wú)法滿(mǎn)足產(chǎn)品設計精度的要求。人們開(kāi)始利用計算機輔助進(jìn)行電路原理圖編輯，PCB布局布線(xiàn)，使設計師從傳統高度重復、繁雜的繪圖勞動(dòng)中解脫出來(lái)。這一時(shí)期最具代表性的產(chǎn)品就是美國ACCEL公司開(kāi)發(fā)的Tango布線(xiàn)軟件。
2)20世紀80年代的計算機輔助工程(Comouter Assist Engineering，CAE)階段
隨著(zhù)計算機和集成電路技術(shù)的發(fā)展，相繼出現了集成上萬(wàn)只晶體管的微處理器、集成幾十萬(wàn)甚至上百萬(wàn)存儲單元的隨機存儲器、只讀存儲器以及可編程邏輯器件(PAL和GAL)。EDA技術(shù)進(jìn)入了計算機輔助工程設計階段。具有自動(dòng)綜合能力的CAE工具代替了設計工程師的部分設計工作，提高了產(chǎn)品設計的精度和效率。設計工程師可以通過(guò)軟件工具來(lái)完成審批開(kāi)發(fā)的設計、分析、生產(chǎn)、測試等各項工作，使設計階段對產(chǎn)品性能的分析前進(jìn)了一大步。
3)20世紀90年代的電子設計自動(dòng)化(Electronic DesignAutomation，EDA)階段
設計工程師在產(chǎn)品設計過(guò)程中，從使用硬件轉向設計硬件，從電路級電子產(chǎn)品開(kāi)發(fā)轉向系統級電子產(chǎn)品開(kāi)發(fā)。硬件描述語(yǔ)言的標準化以及基于計算機技術(shù)的大規模ASIC設計技術(shù)的應用，使得EDA技術(shù)得到全新的發(fā)展。這一階段的主要特征是以高級硬件描述語(yǔ)言(VHDL、AHDL或Verilog-HDL)、系統級仿真和綜合技術(shù)為特點(diǎn)，采用“自頂向下”的設計理念，將設計前期的許多高層次設計由EDA工具來(lái)完成，實(shí)現了整個(gè)系統設計過(guò)程的自動(dòng)化。

2 EDA技術(shù)的基本特征
EDA技術(shù)代表了當今電子設計技術(shù)的最新發(fā)展方向，它的基本特征是：采用自頂向下的設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，然后采用硬件描述語(yǔ)言完成系統行為級的設計，最后通過(guò)綜合器和適配器生成最終的目標器件。下面介紹EDA基本特征有關(guān)的幾個(gè)概念。
1)自頂向下的設計方法EDA技術(shù)提供了一種自頂向下(Top Down)的設計方法。這種設計方法是從系統的總體要求出發(fā)，自頂向下地逐步將設計內容細化，最后完成系統硬件的整體設計。由于設計的主要仿真和調試過(guò)程是在高層次上完成的，這一方面有利于早期發(fā)現結構設計上的錯誤，避免設計工作的浪費，同時(shí)也減少了邏輯功能仿真的工作量，提高了設計的一次成功率。
2)VHDL語(yǔ)言VHDL(Very-high-speed integrated circuithardware description language)是一種全方位的硬件描述語(yǔ)言，1987年被IEEE和美國國防部確認為標準硬件描述語(yǔ)言。它是一種用于設計硬件電子系統的計算機語(yǔ)言，它用軟件編程的方式來(lái)描述硬件系統的邏輯功能、電路結構和連接形式，它包括系統行為級、寄存器傳輸級和邏輯門(mén)級多個(gè)設計層次，支持結構、數據流、行為3種描述形式的混合描述，幾乎覆蓋了以往各種硬件描述語(yǔ)言的功能，整個(gè)自頂向下或自底向上的電路設計過(guò)程都可以用VHDL來(lái)完成。在電子工程領(lǐng)域，它承擔了幾乎全部數字系統的設計任務(wù)，更適合大規模數字系統的設計。
3)CPLD可編程邏輯器件PLD(Programmable LogicDevice)是一種由用戶(hù)編程以實(shí)現某種邏輯功能的新型邏輯器件。從20世紀70年代問(wèn)世后，可編程邏輯器件經(jīng)歷了PAL、GAL、CPLD、FPGA幾個(gè)發(fā)展階段。其中CPLD／FPGA屬于高密度可編程邏輯器件，目前集成度已高達200萬(wàn)門(mén)／片，它將專(zhuān)用集成電路(ASIC)集成度高的優(yōu)點(diǎn)和可編程邏輯器件設計生產(chǎn)方便的特點(diǎn)結合在一起，以速度快、集成度高、可加密、重新定義編程、上萬(wàn)次的編程次數等優(yōu)點(diǎn)得到廣泛應用。CPLD／FPGA器件已成為現代高層次電子設計方法的實(shí)現載體。

3 使用EDA技術(shù)的數字系統設計
下面以Alter公司提供的Max+Plus II為平臺，設計一個(gè)二十四進(jìn)制計數器及其輸出顯示系統。該系統由計數器模塊和顯示模塊兩部分組成，電路的設計如下。
1)計數器模塊的設計 二十四進(jìn)制計數器的設計采用VHDL語(yǔ)言編程來(lái)實(shí)現。其VHDL程序如下：