捷聯(lián)慣性組合導航系統的工程設計
加入技術(shù)交流群
2．2 導航解算模塊
導航解算模塊是捷聯(lián)慣性組合導航系統的核心。該部分的功能主要完成姿態(tài)矩陣的即時(shí)修正、位置姿態(tài)信息的求取和卡爾曼濾波等運算。要求導航計算機對浮點(diǎn)數據的處理能力強，并且整個(gè)導航計算中涉及大量的矩陣計算，運算量較大。PC104采用中斷機制工作，需要處理FPGA數據準備好中斷請求、導航計算、濾波計算。
2．3 FPGA和PC104之間的通信
設計采用兩個(gè)控制器結構，PC104要進(jìn)行導航解算，就要將FPGA采集處理后的數據接收。若通過(guò)FIFO來(lái)傳遞數據，由于FIFO的先進(jìn)先出原則，則存在一個(gè)采用頻率和解算速率的配合問(wèn)題。而系統又要求較好的實(shí)時(shí)性，即每次要進(jìn)行解算都能立即得到最新的實(shí)時(shí)數據。雙口RAM方式無(wú)論是通信速率還是硬件實(shí)現的難易程度上都是處理器問(wèn)高速通信的最佳選擇。系統采用雙口RAM實(shí)現FPGA和PC104之間的數據共享。本文引用地址：http://dyxdggzs.com/article/190720.htm
雙口RAM存儲器具有兩套獨立的讀寫(xiě)控制線(xiàn)、地址線(xiàn)和數據線(xiàn)?？梢宰杂稍L(fǎng)問(wèn)，互不干擾。用FPGA實(shí)現雙口RAM的功能可以較好地解決并行性和速度問(wèn)題，而且其靈活的可配置特性使得基于FPGA的雙口RAM易于進(jìn)行修改、測試及系統升級，可降低設計成本，縮短開(kāi)發(fā)周期，減小了導航計算機的體積。因此本設計直接采用FPGA構建雙口RAM，同時(shí)進(jìn)行讀寫(xiě)操作控制。PC104總線(xiàn)上的I／O地址范圍為0000H～FFFFH，選取地址段0200H～027FH作為雙口RAM的地址段，共128個(gè)地址單元。FPGA與PC104引腳電平不同，FPGA的I／O口供電電壓為3．3 V，PC104的總線(xiàn)為5 V TTL電平。因此，為使系統安全穩定地工作，需要一個(gè)電平轉換器件。在PC104和FPGA之間使用起電平轉換作用的CPLD，同時(shí)由它產(chǎn)生地址譯碼電路。
3 軟件設計
軟件設計以滿(mǎn)足導航參數解算為主，采集模擬的慣性測量器件及GPS數據，通過(guò)雙CPU之間的軟硬件形成呼叫和應答機制。由FPGA負責加速度計和陀螺儀輸出信息的采集及數據處理，采用FPGA接收讀取GPS的數據；PC／104工控機負責對FPGA采集到的數據進(jìn)行解算。對控制采樣及數據處理模塊的軟件設計主要是控制A／D轉換，構建內部存儲器、數字濾波器和串行接口等，采用硬件描述語(yǔ)言Verilog HDL。組合系統的解算由PC104完成，對PC104的軟件設計采用C語(yǔ)言在DOS系統下在Turbo C中編寫(xiě)，導航解算應有不同的解算周期。因此，導航計算機系統軟件設計分為FPGA軟件和PC／104主控系統軟件兩部分。
評論