基于FPGA的混合擴頻發(fā)射機設計與實(shí)現
加入技術(shù)交流群
clk_sample：時(shí)鐘信號，NCO時(shí)鐘采樣信號。
data_in：MSK調制器的字符輸入端口，其位寬為1b。
reset_n：MSK調制器異步復位控制信號。定義為1表示不進(jìn)行復位操作，數據有效，MSK調制器正常操作；定義為0表示進(jìn)行復位操作，數據寄存器清零，MSK調制器清零。
valid：開(kāi)啟MSK調制器的開(kāi)關(guān)。
out：MSK調制器輸出端口，其位寬為16b。
outvalid：輸出數據的有效位。
3 驗證與實(shí)現
下面詳細敘述采用CycloneⅡ開(kāi)發(fā)板進(jìn)行編碼、組幀、擴頻、調制模塊的驗證結果。
3．1 編碼模塊的驗證
首先驗證RS編碼模塊。采用輸入信號為1～223，這223個(gè)十進(jìn)制數。通過(guò)Matlab仿真，輸出的校正位應該是104，237，65，17，239，22，155，184，61，164，225，240，171，17，31，251，196，2，221，208，31，239，17，192，196，214，197，41，87，190，41，120。QuartusⅡ測試結果由圖6所示。從圖中可以看出，設計符合要求。本文引用地址：http://dyxdggzs.com/article/190567.htm
其次驗證交織編碼模塊。輸入數據為上面RS編碼器的輸出。輸出數據為1，17，33，…；2，18，34，…；3，19，35，…；…；16，32，48，…。仿真結果如圖7所示。由于數據太長(cháng)無(wú)法顯示，只顯示部分。
最后驗證卷積編碼，同時(shí)達到驗證整個(gè)編碼器的功能的目的。輸入數據為上述編碼輸入的數據。根據Matlab的仿真，輸出的數據為1，1，1，0，1，1，1，1，0，0，0，1，1，1，0，0，1，1，1，0，…。仿真結果如圖8所示，參考時(shí)鐘為clk16。
評論