賽靈思 Vivado 設計套件常見(jiàn)問(wèn)題

Vivado™設計套件是什么？

集成的設計環(huán)境——Vivado設計套件包括高度集成的設計環(huán)境和新一代從系統到IC級的工具，這些均建立在共享的可擴展數據模型和通用調試環(huán)境基礎上。這也是一個(gè)基于A(yíng)MBAAXI4互聯(lián)規范、IP-XACTIP封裝元數據、工具命令語(yǔ)言(TCL)、Synopsys系統約束(SDC)以及其它有助于根據客戶(hù)需求量身定制設計流程并符合業(yè)界標準的開(kāi)放式環(huán)境。賽靈思構建的的Vivado工具將各類(lèi)可編程技術(shù)結合在一起，能夠可擴展實(shí)現多達1億個(gè)等效ASIC門(mén)的設計。

專(zhuān)注于集成的組件——為了解決集成的瓶頸問(wèn)題，Vivado設計套件采用了用于快速綜合和驗證C語(yǔ)言算法IP的ESL設計，實(shí)現重用的標準算法和RTLIP封裝技術(shù)，標準IP封裝和各類(lèi)系統構建模塊的系統集成，模塊和系統驗證的仿真速度提高了3倍，與此同時(shí)，硬件協(xié)仿真將性能提升了100倍。

專(zhuān)注于實(shí)現的組件——為了解決實(shí)現的瓶頸，Vivado工具采用層次化器件編輯器和布局規劃器、速度提升了3至15倍，且為SystemVerilog提供了業(yè)界最好支持的邏輯綜合工具、速度提升4倍且確定性更高的布局布線(xiàn)引擎，以及通過(guò)分析技術(shù)可最小化時(shí)序、線(xiàn)長(cháng)、路由擁堵等多個(gè)變量的“成本”函數。此外，增量式流程能讓工程變更通知單(ECO)的任何修改只需對設計的一小部分進(jìn)行重新實(shí)現就能快速處理，同時(shí)確保性能不受影響。最后，Vivado工具通過(guò)利用最新共享的可擴展數據模型，能夠估算設計流程各個(gè)階段的功耗、時(shí)序和占用面積，從而達到預先分析，進(jìn)而優(yōu)化自動(dòng)化時(shí)鐘門(mén)等集成功能。

為何要打造全新的工具套件而不是對ISE設計套件進(jìn)行升級？

客戶(hù)需要一個(gè)全新的設計環(huán)境以提升生產(chǎn)力、縮短產(chǎn)品上市時(shí)間、超越可編程邏輯、實(shí)現可編程系統集成等。為了響應客戶(hù)的需求，賽靈思工程師從2008年開(kāi)始付諸行動(dòng)，打造出了Vivado工具這一巔峰之作。

Vivado工具能解決當前設計人員面臨的哪些主要挑戰？

“AllProgrammable”器件不只是涵蓋可編程邏輯設計，還涉及到可編程系統集成，要在更少的芯片上集成越來(lái)越多的系統功能。為了構建上述系統，我們會(huì )面臨一系列全新的集成和實(shí)現設計生產(chǎn)力瓶頸，這是我們必須要解決的問(wèn)題：

集成瓶頸

·集成C語(yǔ)言算法和RTL級IP

·混合DSP、嵌入式、連接功能、邏輯領(lǐng)域

·模塊和“系統”驗證

·設計和IP重用

實(shí)現瓶頸

·層次化芯片布局規劃與分區

·多領(lǐng)域和多晶片物理優(yōu)化

·多變量“設計”和“時(shí)序”收斂的沖突

·設計后期發(fā)生的ECO及變更引起的連鎖反應

最新環(huán)境相對于ISE設計套件14生產(chǎn)力方面有何優(yōu)勢？

聯(lián)盟計劃成員、客戶(hù)以及賽靈思團隊通過(guò)運行各種經(jīng)現場(chǎng)測試的設計，結果表明，相對于同類(lèi)競爭工具，Vivado設計套件從總體上把集成度和實(shí)現速度提高至原來(lái)的4倍。

賽靈思是不是不再需要ISE設計套件了？

不是。ISE設計套件14版本支持目前的28nm產(chǎn)品，賽靈思會(huì )繼續為面向前代產(chǎn)品設計的工具提供支持。

現在客戶(hù)能做些什么？

客戶(hù)可報名參加早期試用計劃，下載相關(guān)技術(shù)文檔，搶先了解Vivado設計套件，為自己首款或下一款7系列FPGA和Zynq-7000EPP設計做好準備。今夏早些時(shí)候7系列將面向公眾全面推出，今年晚些時(shí)候Zynq-7000EPP也將面向公眾發(fā)貨。早期試用計劃參與者可在5月8日下載相關(guān)工具。

“AllProgrammable”器件具體是指什么東西？

就28nm工藝而言，賽靈思開(kāi)發(fā)出了許多類(lèi)型的可編程技術(shù)，從邏輯和IO、軟件可編程ARM處理系統、3D-IC、模擬混合信號(AMS)、系統到IC設計工具以及IP等。賽靈思將上述可編程技術(shù)進(jìn)行不同組合，然后集成到”AllProgrammable”器件中，如目前發(fā)貨的基于堆疊硅片互聯(lián)技術(shù)(SSIT)的Virtex-72000TFPGA和Zynq-7000可擴展處理平臺(EPP)以及支持高級模擬混合信號(AMS)、高性能SERDES和PLL到可編程數據轉換器資源的FPGA。

Vivado設計套件能幫助客戶(hù)實(shí)現哪些此前無(wú)法實(shí)現的工作？

當設計人員在汽車(chē)、消費類(lèi)、工業(yè)控制、有線(xiàn)與無(wú)線(xiàn)通信、醫療等眾多應用中采用新一代“AllProgrammable”器件來(lái)實(shí)現可編程邏輯或者可編程系統集成時(shí)，Vivado工具有助于提高他們的生產(chǎn)力。尤其是進(jìn)行新一代設計，如上所述，工程師可用Vivado工具解決集成和實(shí)現方面存在的諸多生產(chǎn)力瓶頸問(wèn)題。

學(xué)習使用Vivado設計套件難不難？

學(xué)習使用按鈕式Vivado集成開(kāi)發(fā)環(huán)境(IDE)對大多數用戶(hù)而言應當相對比較簡(jiǎn)單，特別是用戶(hù)已有ISEPlanAhead工具的使用經(jīng)驗，那就更容易了。隨著(zhù)用戶(hù)不斷熟悉VivadoIDE，還可利用不斷推出的新特性以及GUI內置的分析和優(yōu)化功能，輕松優(yōu)化性能、功耗和資源利用。

--技術(shù)問(wèn)題--

是否支持部分可重配置功能？

支持。2012年底的beta版本中將提供部分可重配置功能。2012年內，需要部分可重配置功能的用戶(hù)用戶(hù)還需要繼續使用ISE。

Vivado綜合技術(shù)與賽靈思綜合技術(shù)(XST)有何不同？

Vivado綜合技術(shù)基于經(jīng)業(yè)界驗證的ASIC綜合技術(shù)，能擴展適應于極大型設計。它可支持SystemVerilog、SDC、TCL等，并采用Vivado共享的可擴展數據模型支持整個(gè)流程的交叉測試。

新工具與ISE間能否支持項目的移植？

ISE項目瀏覽器和PlanAhead項目能移植到VivadoIDE，但Vivado項目無(wú)法移植到PlanAhead。除約束文件，包括源文件列表在內的所有其它項目設置均能進(jìn)行傳輸?？蛻?hù)必須創(chuàng )建賽靈思設計約束(XDC)格式的約束條件，并將其單獨添加到項目中。

VivadoIP集成器為什么優(yōu)于競爭工具？

設計人員可利用Vivado以圖形的形式創(chuàng )建IP系統，或利用Tcl、參數傳遞、Vivado仿真和ChipScope集成等，專(zhuān)門(mén)針對調試設計。從實(shí)現工具（報告、布局規劃、原理圖）返回IPI的交叉測試可加速融合，這也是一大優(yōu)勢。