一種通用的FPGA位元電路

簡(jiǎn)單工作原理以該FPGA實(shí)現一個(gè)非門(mén)邏輯為例，完成非門(mén)的邏輯功能，只需要一個(gè)LB模塊即可，其工作部分如圖3中虛線(xiàn)框中電路。LB各端口A(yíng)0、B0、SA、S0、A1、B1、SB和S1所加信號分別為10A10001，按照各信口對相應反熔絲編程，需要編程的反熔絲標識為圖3中的虛線(xiàn)表示的空心圓圈。編程完成后，使這些空心圓圈代表的反熔絲位元電路中的X與Y端連在一起，如圖2中的狀態(tài)一所示。此時(shí)再加VDD、GND及輸入信號A，高電平1和低電平0的輸入只需熔通長(cháng)橫線(xiàn)VDD和GND上的反熔絲位元，VDD及GND從反熔絲位元的X端輸入，Y端將X端信號傳輸到LB模塊。例如A0需要為高電平，只需熔通反熔絲位元1。A信號的輸入從任一個(gè)I／O端進(jìn)入即可，圖3中選擇上半部分I／O端口，A信號進(jìn)入反熔絲位元2的Y端，反熔絲位元2的X端將其Y端的A信號傳到反熔絲位元3的X端，反熔絲位元3的Y端將其X端信口A(yíng)傳到LB模塊。輸出信號OUT可從任一個(gè)I ／O端輸出，原理同A信號的輸入一樣，可以選擇下半部分的3條短橫線(xiàn)(有可編程分離位元的橫線(xiàn))任意一條上的2個(gè)反熔絲位元輸出，此輸出信號即為A信號的取反信號。

5 結束語(yǔ)
本文提出的新型反熔絲／熔絲位元電路可以單獨的存儲0和1，對反熔絲／熔絲擊穿后的電阻特性沒(méi)有特殊要求，因此對于市場(chǎng)上存在的反熔絲／熔絲FPGA基本都可以適用，所以此位元電路擁有大規模應用的可能。