基于FPGA的實(shí)時(shí)數字化光纖傳輸系統
加入技術(shù)交流群
光接收器接口邏輯完成高速串行數據流到低速并行數據的轉換。使用串行收發(fā)器TLK1501，其結構框圖如圖9所示。本文引用地址：http://dyxdggzs.com/article/190349.htm
由專(zhuān)用差分端口輸入的高速數據經(jīng)時(shí)鐘恢復單元進(jìn)行時(shí)鐘恢復，串并轉換后進(jìn)行10B／8B解碼，最后傳給FPGA進(jìn)行解幀操作。
3．2．2 解碼、解幀及校驗邏輯
解碼、解幀及校驗邏輯完成數據格式轉換，將接收到的數據進(jìn)行10B／8B解碼、解幀和CRC校驗，獲得有效數據。算法流程如圖10所示。
4 實(shí)驗仿真及波形
圖11是TLK1501穩定傳輸數據效果。由圖可以看出，TLK1501實(shí)現了實(shí)時(shí)穩定傳輸數據。
圖12是數據收發(fā)誤碼測試的仿真波形圖。data_all是到當前時(shí)鐘為止已測試的數據總量，data_err是到當前時(shí)鐘為止傳輸錯誤的數據總量，可以看出，在傳輸了百億個(gè)數據后，誤碼仍為零。
5 結束語(yǔ)
研究設計了一種基于FPGA和光纖通訊的高速數字信號傳輸方案。實(shí)驗結果表明，該方案實(shí)現了高速數字信號的實(shí)時(shí)傳輸，具有信號傳輸誤碼率低、系統工作性能穩定、抗干擾性強的優(yōu)點(diǎn)，由于實(shí)際需要，系統在接收端采用TLK1501，這就限制了光纖傳輸的速率，若采用FPGA內部的光纖收發(fā)模塊，則可進(jìn)一步提高傳輸速率。
評論