基于FPGA和DSP的高速圖像處理系統

摘要：為了提高圖像處理系統的高性能和低功耗，提出了一種基于FPGA和DSP協(xié)同作業(yè)的高速圖像處理嵌入式系統，其中DSP為主處理器，負責圖像處理，而FPGA為協(xié)處理器，負責系統的所有數字邏輯。整個(gè)系統中FPGA和DSP的工作之間形成流水，同時(shí)借助于單片雙口RAM(CY7C025 AV-15AI)完成兩者的通信，比使用單片DSP建立的處理系統性能提高25％左右。該系統具有可重構性，方便其他的算法于該系統上實(shí)現。
關(guān)鍵詞：圖像處理；FPGA；DSP；雙口RAM

0 引言
現階段用于數字圖像處理的系統有很多種，而從成本、性能、開(kāi)發(fā)難易程度等多方面的考慮，基于FPGA和DSP的靈活性高、實(shí)用性強、可靠性高的圖像壓縮系統脫穎而出。在該種結構的圖像處理系統當中，FPGA和DSP之間數據的通信方式和速度，將直接影響著(zhù)整個(gè)圖像處理系統的效率。
本文試圖借助于A(yíng)LTERA公司的低功耗FPGA(EP1C12Q240)、TI公司的DSP(TMS320VC5502)和一片CYPRESS公司雙口RAM(CY7C025)，設計出一種功耗低、設計靈活、能夠實(shí)現復雜處理算法且高效、穩定的圖像處理系統。

1 系統總體設計
系統主要模塊分為電源管理模塊、圖像采集模塊、速度采集模塊、主控源模塊及輔助控制模塊。整個(gè)高速圖像處理系統主要由CMOS圖像傳感器(MT9M011)、FPGA(EP1C12Q240C8)、雙口RAM(CY7C025)、DSP(TM320VC5502)、視頻D／A(ADV7123)和一些存儲器等組成，如圖1所示。首先，在圖像采集模塊控制COMS圖像傳感器下，圖像數據則以25 f／s的速率向FPGA輸送。然后，通過(guò)FPGA的控制使其緩存在片外的SDRAM中，之后實(shí)時(shí)顯示模塊控制ADV7123做到了對圖像的實(shí)時(shí)顯示。如果用戶(hù)通過(guò)外部控制，選擇了壓縮模式，則原始的圖像數據將由幀存模塊移至高速緩沖模塊中，DSP通過(guò)EMIF接口外擴存儲器的方式，高效的讀取雙口RAM中的圖像數據。最后，圖像數據在DSP內部做好JPEG壓縮后，以相同的方式通過(guò)高速緩沖模塊，把數據傳給FPGA的存儲控制模塊，做到壓縮圖像數據的存儲。