基于FPGA的TFTLCD快檢信號源的實(shí)現

0　引言

目前,液晶顯示行業(yè)得到迅速的發(fā)展,但由于液晶模塊的生產(chǎn)不可能達到100%的成品率,或多或少地存在缺陷,目前在TFT模塊的生產(chǎn)工藝中就有可能產(chǎn)生點(diǎn)缺陷和線(xiàn)缺陷等。為了及早對產(chǎn)品的質(zhì)量進(jìn)行檢測,液晶測試儀器成為所有的液晶模塊生產(chǎn)廠(chǎng)家的必備設備。針對此問(wèn)題,設計了可以快速檢查TFT模塊的點(diǎn)缺陷和線(xiàn)缺陷的簡(jiǎn)易測試儀器,該測試儀主要應用于中小尺寸TFT LCD模塊的快速檢測。測試儀最主要的部分是為模塊提供測試信號的信號源。

1　TFT驅動(dòng)測試原理

TFTLCD最可能產(chǎn)生缺陷的位置是在電路層,即TFT陣列層。TFT實(shí)際功能如同一個(gè)開(kāi)關(guān),液晶如同一個(gè)電容,當開(kāi)關(guān)閉合的時(shí)候,顯示信號寫(xiě)入液晶電容Cls,斷開(kāi)的時(shí)候信號保持在液晶上。存儲電容Cs的作用就是讓充電電壓保持到下一次更新畫(huà)面。圖1是單一TFT等效電路圖。掃描線(xiàn)控制TFT的柵極,來(lái)決定TFT是否選通,源信號線(xiàn)連接TFT的源極對液晶電容進(jìn)行充電。當加在G極和S極的電壓Vgs大于閾值電壓Vth時(shí)，源極和漏極導通，液晶電容充電，達到顯示效果；當Vgs小于閾值電壓Vth的時(shí)候，TFT開(kāi)關(guān)斷開(kāi)，液晶電容保持充電電壓到下一掃描周期。

圖1　單一TFT等效電路圖

若液晶分子長(cháng)時(shí)間固定在某個(gè)電壓下不變,會(huì )破壞液晶分子的旋轉特性。當顯示要求同一灰度的時(shí)候,可將顯示電壓相對于Vcom分成相同壓差的正負極性,這樣不管是加在液晶上的電壓是正還是負,雖然液晶分子的旋轉方向不同,但顯示的灰度是一樣的。當要求顯示同一灰度的時(shí)候,通過(guò)正負電壓的交替,達到顯示要求,也可避免對液晶分子的破壞。目前,為了避免閃爍現象和減少功耗,大多數TFT LCD采用點(diǎn)翻轉固定Vcom電壓的驅動(dòng)方式。采用固定Vcom電壓方式的時(shí)候要注意饋通電壓的影響。對于固定Vcom電壓的驅動(dòng)方式,饋通電壓的形成主要來(lái)源于柵極驅動(dòng)信號的變化,此變化經(jīng)存儲電容Cs和柵極與漏極之間的寄生電容Cgd反饋到顯示電極上,影響顯示電極電壓正確性。為避免此影響,需要修正Vcom電壓,使之對饋通電壓有所補償。圖2是一般TFT模塊采用的二階驅動(dòng)原理示意圖。

圖2　二階驅動(dòng)原理

2　TFT點(diǎn)缺陷和線(xiàn)缺陷產(chǎn)生機理TFT的結構以及驅動(dòng)原理,只要分時(shí)地選通各個(gè)行的柵極,使得源信號對顯示電極充電,就可以達到顯示效果。但由于生產(chǎn)或其它各種原因,可能出現某行TFT或連接TFT柵極的驅動(dòng)信號線(xiàn)有缺陷,不能對柵極加以正確的驅動(dòng)信號,造成整個(gè)行的柵極不能控制,因而信號加不到顯示電極上,通過(guò)偏振片觀(guān)察的時(shí)候會(huì )發(fā)現某行有亮線(xiàn),即所謂的線(xiàn)缺陷;當存儲電容或液晶電容存在缺陷時(shí),就可能使某個(gè)液晶電容不能充電或充電后保持的時(shí)間不足,造成顯示電極上電壓信號的誤差,觀(guān)察的時(shí)候會(huì )發(fā)現某個(gè)亮點(diǎn),即所謂的點(diǎn)缺陷。檢測線(xiàn)缺陷和點(diǎn)缺陷實(shí)際就是在液晶模塊上加以變化的驅動(dòng)信號,通過(guò)偏振片觀(guān)察其結果來(lái)快速判斷液晶模塊的質(zhì)量[1-2]。

根據

3　測試信號的要求

為了滿(mǎn)足對不同中小尺寸TFT模塊的測試要求,測試信號源一般提供源極信號、柵極信號、柵極控制信號和公共地信號。柵極控制信號一般是直流信號, 0~25V可連續調節,此信號一般接模塊的GG端(此端為測試選通使能);柵極信號幅值-15~25V可以連續調節,頻率10~100Hz可變,占空比1/1 000~1/2可調,此信號接TFT的柵極;源極信號幅值±0.5V~±5V可調,頻率與柵極信號相同,占空比可以調節,此信號與柵極信號相比有一個(gè)滯后時(shí)間,但高電平時(shí)間要比柵極信號保持時(shí)間長(cháng),并且具有16級灰度的變化;地信號是為液晶屏提供的一個(gè)公共端。

4　測試信號的產(chǎn)生設計

為實(shí)現對TFT LCD的測試,就要實(shí)現上述的信號。其中柵極控制信號和公共地信號很容易實(shí)現,在此不作介紹。柵極和源極信號主要通過(guò)FPGA來(lái)實(shí)現。本文中主要介紹實(shí)現要求的頻率和占空比,以及對灰度的控制。柵極信號的產(chǎn)生主要在FPGA中通過(guò)對給定的時(shí)鐘進(jìn)行分頻計數的方式實(shí)現,此信號作為外部模擬開(kāi)關(guān)MAX4622的選通信號,對MAX4622的兩路輸入信號進(jìn)行選通。MAX4622的輸入信號的幅值可以調節,分別在-5~0V和0~10V之間調節,MAX4622的輸出信號經(jīng)電路放大后作為輸出,即可滿(mǎn)足柵極信號的要求[3]。柵極信號在FPGA中的形成過(guò)程如下:根據接收到的所要實(shí)現的頻率和占空比的數值,通過(guò)公式計算出輸入FPGA的數值,規定fclk為輸入時(shí)鐘頻率,要實(shí)現的頻率為freq,占空比為duty,則有：

N =fclk/(freq×duty)

FPGA根據N對時(shí)鐘脈沖分頻計數,分為偶數和奇數的兩種情況,N為偶數時(shí)比較容易實(shí)現,當N為奇數時(shí),需要設置兩個(gè)分頻器,分別對時(shí)鐘脈沖的上升和下降沿計數,再將這兩個(gè)結果作邏輯或處理,即可得到結果為(freq×duty)的方波脈沖,再對其進(jìn)行值為duty的不等分頻處理,所得到的就是頻率和占空比滿(mǎn)足要求的結果。圖3是仿真結果,其中m為所要實(shí)現的頻率freq,n為占空比, temp2為頻率為freq×duty的方波信號, clk_gate就是最終的柵極信號。其中時(shí)鐘clk為2MHz,m為10Hz,n為1/20。

圖3　柵極信號

源極信號是通過(guò)16路模擬開(kāi)關(guān)AD7506和模擬開(kāi)關(guān)MAX4622產(chǎn)生的。AD7506是16選1的模擬轉換開(kāi)關(guān),通過(guò)4位地址輸入值選擇1路輸出。AD7506的16路輸入將+5V16等分,每路通過(guò)不同的電壓值代表不同的灰度等級。其選擇信號也是由FPGA產(chǎn)生的,實(shí)現16選1的輸出。該輸出經(jīng)過(guò)正向跟隨和反向放大電路作為另一個(gè)MAX4622的一組開(kāi)關(guān)(COM₁和COM₃)的輸入,由FPGA產(chǎn)生的選通信號Sel1,控制正向電壓或反向電壓的輸出,此輸出和公共地又作為MAX4622另一組開(kāi)關(guān)(COM₂和COM₄)的輸入,經(jīng)Sel₂選通,就可得到具有16個(gè)不同正負幅值和脈沖寬度均可調的信號,此信號經(jīng)過(guò)運放電路的放大即為所要求的源極信號。其中具體的實(shí)現電路如圖4所示。

圖4　源極信號的產(chǎn)生電路圖