星載環(huán)境FPGA軟件在軌重加載的一種方法

摘要：FPGA在空間系統中已經(jīng)廣泛應用，為了滿(mǎn)足系統可靠性和可擴展性的要求，實(shí)現FPGA軟件的在軌重加載迫在眉睫。根據FPGA的加載配置原理，以Xilinx公司的Virtex-Ⅱ系列FPGA為實(shí)例，介紹了FPGA在軌重加載的硬件電路設計以及軟件設計。經(jīng)過(guò)實(shí)驗室測試驗證，該設計方法合理可行，滿(mǎn)足星載環(huán)境下FPGA軟件在軌編程及重加載的設計需求。
關(guān)鍵詞：FPGA；在軌重加載；在軌編程；星載環(huán)境

0 引言
FPGA已經(jīng)廣泛應用于星載信號處理系統中，然而其在空間環(huán)境中的可靠性設計是一個(gè)難題。一方面，FPGA軟件可能受到外部空間環(huán)境影響而產(chǎn)生各種問(wèn)題，特別是單粒子效應造成的FPGA程序出錯，其導致的后果是嚴重的甚至是災難性的；另一方面，當FPGA軟件本身存在設計缺陷或者由于衛星系統改變應用需求時(shí)，若能實(shí)現星載環(huán)境下FPGA軟件的遠程更新升級，其軟件系統的生命周期便可以得到延長(cháng)，同時(shí)產(chǎn)生的經(jīng)濟效益也是不可估量的。
為此，本文介紹一種星載環(huán)境下FPGA軟件在軌重加載的方法，通過(guò)星上系統的1553B接口接收FPGA配置數據文件，在DSP和CPLD的控制下，靈活地實(shí)現FPGA程序的在軌編程及重加載。

1 FPGA加載原理
基于SRAM工藝的FPGA由于在掉電后配置數據丟失，因此需要在上電后對其進(jìn)行加載，而配置數據被保存在外部的非易失存儲器中。
Xilinx公司的Virtex-Ⅱ系列FPGA通過(guò)芯片配置管腳MODE PIN(M0，M1，M2)，可以實(shí)現5種配置模式，詳見(jiàn)表1。

上述5種模式中，JTAG邊界掃描模式具有最高的優(yōu)先級，其加載方式是通過(guò)專(zhuān)用JTAG口對FPGA進(jìn)行訪(fǎng)問(wèn)。SelectMAP模式實(shí)際上就是并行模式，其加載時(shí)的數據訪(fǎng)問(wèn)位寬為8 b，加載過(guò)程與串行模式相同。主模式和從模式的區別在于時(shí)鐘是由FPGA自身提供，亦或是外部提供，當FPGA主動(dòng)輸出時(shí)鐘時(shí)即為主模式，反之即為從模式。
FPGA的配置過(guò)程如圖1所示，主要由3個(gè)階段8個(gè)步驟組成。FPGA在Slave SelectMAP模式下配置過(guò)程中使用的信號包括：PROG_B，INIT_ B，CCLK，CS_B，RDWR_B，DATA[0：7]，BUSY，DONE，其時(shí)序關(guān)系如圖2所示。

根據圖1和圖2，Slave SelelctMAP模式下，FPGA加載過(guò)程描述如下：
第1階段：?jiǎn)?dòng)和初始化，分為3個(gè)步驟：
FPGA上電正常后，通過(guò)PROG_B引腳低脈沖進(jìn)行FPGA異步復位，使得FPGA內部邏輯清零；PROG_B拉高后，停止外部復位，INIT_B引腳會(huì )在自動(dòng)產(chǎn)生一個(gè)由低到高的跳變，指示FPGA內部初始化完成，可以進(jìn)行數據下載；FPGA檢測其專(zhuān)用的配置模式管腳M0～M2的電平，從而確定加載模式。
第2階段：比特流加載，分為4個(gè)步驟。INIT_B信號變高后，不需要額外的等待時(shí)間，Virtex器件就可以立即開(kāi)始數據的配置。比特流數據在外部CCLK信號上升沿按字節方式置入。其中的Synchronization(同步)、Device ID Check(檢測器件ID號和配置數據中的ID號是否匹配)、Load Configuration Data(下載數據流)和CRCCheck(CRC校驗)對用戶(hù)是完全透明的，同步字、配置數據中ID號和CRC校驗和都是在生成配置數據文件時(shí)和配置數據一起打包，嵌入在配置數據文件當中。
第3階段：Startup啟動(dòng)。在成功校驗CRC碼位后，FPGA進(jìn)入Startup狀態(tài)。它是由8相狀態(tài)機實(shí)現的，中間包括等待DCM鎖相、DCI匹配等幾個(gè)狀態(tài)，最后FPGA釋放外部DONE引腳，對外輸出高阻態(tài)，由外部上拉高，指示FPGA加載成功。