FPGA技術(shù)高頻疲勞試驗機控制器

FPGA簡(jiǎn)介

現場(chǎng)可編程門(mén)陣列FPGA(FieldProgrammable Gate Array)是美國Xilinx公司于1984年首先開(kāi)發(fā)的一種通用型用戶(hù)可編程器件。FPGA既具有門(mén)陣列器件的高集成度和通用性，又有可編程邏輯器件用戶(hù)可編程的靈活性。

FPGA由可編程邏輯單元陣列、布線(xiàn)資源和可編程的I/O單元陣列構成，一個(gè)FPGA包含豐富的邏輯門(mén)、寄存器和I/O資源。一片FPGA芯片就可以實(shí)現數百片甚至更多個(gè)標準數字集成電路所實(shí)現的系統。

FPGA的結構靈活，其邏輯單元、可編程內部連線(xiàn)和I/O單元都可以由用戶(hù)編程，可以實(shí)現任何邏輯功能，滿(mǎn)足各種設計需求。其速度快，功耗低，通用性強，特別適用于復雜系統的設計。使用FPGA還可以實(shí)現動(dòng)態(tài)配置、在線(xiàn)系統重構(可以在系統運行的不同時(shí)刻，按需要改變電路的功能，使系統具備多種空間相關(guān)或時(shí)間相關(guān)的任務(wù))及硬件軟化、軟件硬化等功能。

鑒于高頻疲勞試驗機控制器控制規模比較大，功能復雜，故我們在研制過(guò)程中，在傳統試驗機控制器的基礎上，通過(guò)FPGA技術(shù)及微機技術(shù)兩者的結合，來(lái)全面提升控制器系統的性能，使整機的工作效率、控制精度和電氣系統可靠性得到了提高，且操作方便而又不乏技術(shù)的先進(jìn)性。

2 控制器結構及內容

本控制系統的總體結構,下位機是整個(gè)高頻疲勞試驗機控制器的核心。用于實(shí)現產(chǎn)生控制試驗機的控制信號和數據，反饋信號的處理，以及和上位機進(jìn)行數據通信。其控制功能強弱也直接影響著(zhù)整個(gè)控制器性能的好壞。圖中波形發(fā)生器是用于激勵和保持電磁激振器的振動(dòng)。在此，波形發(fā)生器應輸出正弦波。

3 系統采取的技術(shù)路線(xiàn)

系統在實(shí)現技術(shù)參數、功能要求的基礎上，結合目前微機及FPGA等微電子技術(shù)，采取了以下主要技術(shù)路線(xiàn)：

(1)下位機是系統控制的核心。由于本系統控制規模相對比較復雜，控制對象具一定特殊性(如高頻率，高負荷等)，且牽涉到控制電機，故不采用傳統的8位機，而是考慮采用功能相對更強大，速度更快的16位機—87C196系列。

(2)激振器要求輸入波形為正弦波，試驗的頻率范圍為80～250Hz。另外，系統還應該能夠進(jìn)行掃頻試驗。在掃頻試驗中，系統以1Hz為步長(cháng)進(jìn)行掃頻(粗調)，再在粗調的基礎上進(jìn)行微調(以0.1Hz為步長(cháng))，以確定系統的共振點(diǎn)?？梢钥闯?，能產(chǎn)生精度為0.1Hz波形的電路模塊是整個(gè)系統設計中很關(guān)鍵的一部分，也是設計難點(diǎn)之一。這部分如通過(guò)單片機或其它專(zhuān)用芯片則不能或很難實(shí)現。系統采用FPGA作波形發(fā)生器，見(jiàn)圖1中虛線(xiàn)框所示部分。這樣做的優(yōu)點(diǎn)是：高速(一般芯片頻率至少幾十兆，甚至上百兆)且能滿(mǎn)足上述精度要求;采用數字電路實(shí)現，抗干擾性好;能把其它邏輯電路也集成至該芯片中，省掉了許多分立元件，同時(shí)也減少了體積;能夠按需改變波形。

(3)直流調速通過(guò)變壓實(shí)現，而變壓則通過(guò)采用晶閘管的可控整流器來(lái)完成。通過(guò)單片機輸出可變電壓給移相觸發(fā)器，觸發(fā)器輸出可控導通角給可控整流器，實(shí)現電機速度的調整。有利于提高系統的可靠性。

(4)系統部分重要信號用數字濾波器濾波，該數字濾波器用FPGA實(shí)現。與軟件濾波相比，此方法有利于改善信號的濾波效果，且濾波速度得到很大提高。

4 部分模塊設計

FPGA部分可劃分成兩個(gè)模塊，其中正弦波發(fā)生器模塊又可細分成幾個(gè)小模塊，如圖2所示。

4.1 鎖存器設計

鎖存器用來(lái)將單片機送來(lái)的頻率數據鎖存穩定在FPGA中，可以用片內的鎖存器資源(或用觸發(fā)器)來(lái)構成。