基于FPGA的多功能數字鐘設計

2．5 世界時(shí)鐘模塊的工作原理及設計實(shí)現
本設計中加入了世界時(shí)鐘模塊，能夠將北京時(shí)間快速轉換為格林威治標準時(shí)。北京位于東八區，格林威治位于本初子午線(xiàn)附近，北京時(shí)間比格林威治標準時(shí)快8小時(shí)，要完成時(shí)間轉換，需要將北京時(shí)間減去8小時(shí)，在24進(jìn)制中相當于加16小時(shí)?；诖嗽O計加法和比較電路。在時(shí)計數器輸出信號的基礎上，利用74283四位全加器將時(shí)低位加6(01102)，時(shí)高位加1(0001 2)。由于74283四位全加器為16進(jìn)制，而時(shí)較器判斷計算結果是否大于9，若結果大于9，則需要在此基礎上繼續加6，將結果修正為十進(jìn)制，過(guò)程中產(chǎn)生的進(jìn)位信號作為時(shí)高位的CIN信號；若結果小于9，則可直接輸出。第一級加法和比較電路如圖2所示。完成時(shí)低位加6，時(shí)高位加1的變換后，需要判斷變換后的時(shí)間是否大于24。若大于24，則需要減24；若小于24，則可直接輸出。世界時(shí)間轉換流程圖如圖3所示。

3 結束語(yǔ)
在QuartusⅡ開(kāi)發(fā)環(huán)境中完成上述各模塊的原理圖設計和程序編寫(xiě)，并對設計好的電路進(jìn)行編譯、仿真，得到的仿真波形符合設計要求。根據所采用的硬件平臺，在頂層電路中進(jìn)行管腳分配、再編譯。然后將編譯好的目標文件下載到FPGA開(kāi)發(fā)板中進(jìn)行驗證和調試。測試結果，數碼管能夠正確顯示計時(shí)時(shí)間，能夠通過(guò)按鍵調整時(shí)間，整點(diǎn)報時(shí)和世界時(shí)鐘均能夠正常工作，實(shí)驗結果符合設計要求。