基于FPGA的等精度頻率計的設計與實(shí)現
加入技術(shù)交流群
設在某一次預置門(mén)控時(shí)間Tc中對被測信號計數值為Nx，對標準頻率信號的計數值為Nb，則根據閘門(mén)時(shí)間相等，可得出公式(1)：
2 頻率計的VHDL設計
本設計采用ALTERA公司的FPGA芯片EPF10K10，該芯片管腳間的延遲為5 ns，即頻率為200 MHz，應用標準化的硬件描述語(yǔ)言VHDL有非常豐富的數據類(lèi)型，他的結構模型是層次化的，利用這些豐富的數據類(lèi)型和層次化的結構模型，對復雜的數字系統進(jìn)行邏輯設計并用計算機仿真，逐步完善后進(jìn)行自動(dòng)綜合生成符合要求的、在電路結構上可實(shí)現的數字邏輯，再下載到可編程邏輯器件中，即可完成設計任務(wù)。下面給出該頻率計基于EPF10K10的VHDL描述源程序：
評論