使用參數化約束進(jìn)行PCB設計

如今PCB設計考慮的因素越來(lái)越復雜，如時(shí)鐘、串擾、阻抗、檢測、制造工藝等等，這經(jīng)常使得設計人員要重復進(jìn)行大量的布局布線(xiàn)、驗證以及維護等工作。參數約束編輯器能將這些參數編到公式中，協(xié)助設計人員在設計和生產(chǎn)過(guò)程中更好地處理這些有時(shí)甚至還會(huì )互相對立的參數。

近年來(lái)對PCB布局布線(xiàn)的要求越來(lái)越復雜，集成電路中晶體管數量還在按摩爾定律預計的速度不斷上升，從而使得器件速度更快且每個(gè)脈沖沿上升時(shí)間縮短，同時(shí)管腳數也越來(lái)越多——常常要到500～2,000個(gè)管腳。所有這一切都會(huì )在設計PCB時(shí)帶來(lái)密度、時(shí)鐘以及串擾等方面的問(wèn)題。

幾年前，大部分PCB上只有不多的幾個(gè)“關(guān)鍵性”節點(diǎn)(net)，通常是指在阻抗、長(cháng)度及間隙等方面受到一些約束，PCB設計人員一般先對這些走線(xiàn)進(jìn)行手工布線(xiàn)，然后再用軟件對整個(gè)電路作大規模自動(dòng)布線(xiàn)。如今的PCB上常常會(huì )有5,000個(gè)甚至更多的節點(diǎn)，而其中50%以上都屬于關(guān)鍵性節點(diǎn)。由于面臨著(zhù)上市時(shí)間的壓力，此時(shí)采用手工布線(xiàn)已不可能。此外，不僅僅關(guān)鍵性節點(diǎn)的數量有所增加，每個(gè)節點(diǎn)的約束條件也在增加。

這些約束條件主要是由于參數相關(guān)性以及設計要求越來(lái)越復雜而產(chǎn)生的，例如兩條走線(xiàn)的間隔可能取決于一個(gè)和節點(diǎn)電壓及線(xiàn)路板材料都有關(guān)的函數，數字IC上升時(shí)間減小對高時(shí)鐘速度和低時(shí)鐘速度的設計都會(huì )產(chǎn)生影響，由于脈沖產(chǎn)生更快而使建立及保持時(shí)間更短，另外互連延時(shí)作為高速電路設計總延時(shí)的重要部分對低速設計也同樣非常重要等等。

如果電路板能設計得更大一點(diǎn)，上面有些問(wèn)題就比較容易解決，但現在的發(fā)展趨勢卻正好相反。由于在互連延時(shí)及高密度封裝上的要求，電路板正在不斷變小，從而出現了高密度電路設計，同時(shí)還必須遵循小型化設計規則。上升時(shí)間減小再加上這些小型化設計規則，使串擾噪聲問(wèn)題變得越來(lái)越突出，而球柵格陣列和其它高密度封裝本身也會(huì )加重串擾、開(kāi)關(guān)噪聲及地線(xiàn)反彈等問(wèn)題。

固定約束存在的限制

對付這些問(wèn)題的傳統做法是憑經(jīng)驗、缺省值、數表或計算方法將電氣和工藝要求轉化為固定的約束參數。例如工程師設計電路時(shí)也許先確定一個(gè)額定阻抗，然后根據最后的工藝要求“估算”出一個(gè)能達到所需阻抗的額定線(xiàn)寬，或者利用計算表格或算術(shù)程序對干擾進(jìn)行測試，再求出長(cháng)度約束條件。

這種方法通常需要設計出一整套經(jīng)驗數據作為PCB設計人員的基本指導原則，以便在用自動(dòng)布局布線(xiàn)工具進(jìn)行設計時(shí)能夠利用這些數據。該方法的問(wèn)題在于經(jīng)驗數據只是一個(gè)一般性原則，大部分情況下它們都是正確的，但有些時(shí)候卻不起作用或導致錯誤的結果。

我們以上面確定阻抗的例子來(lái)看看這種方法可能造成的誤差。和阻抗有關(guān)的因素包括電路板材料的電介質(zhì)特性、銅箔高度、各層到地/電源層間的距離及線(xiàn)寬，由于前三個(gè)參數一般由生產(chǎn)工藝決定，所以設計師通常是靠線(xiàn)寬來(lái)控制阻抗。由于每一線(xiàn)路層到地或電源層的距離各不相同，因此對每一層都用同一個(gè)經(jīng)驗數據顯然是錯誤的。此外在開(kāi)發(fā)過(guò)程中采用的生產(chǎn)工藝或電路板特性可能隨時(shí)會(huì )改變，所以問(wèn)題還會(huì )更加復雜。

大多數時(shí)候這些問(wèn)題會(huì )在樣機制作階段暴露出來(lái)，一般是找出問(wèn)題后通過(guò)對線(xiàn)路板修補或重新進(jìn)行板子設計來(lái)解決。這樣做成本比較高，并且修補經(jīng)常還會(huì )帶來(lái)額外的問(wèn)題而需要作進(jìn)一步調試，最后由于延誤上市時(shí)間而造成收入上的損失更是遠遠高于調試成本。幾乎每家電子生產(chǎn)商都面臨著(zhù)這樣的問(wèn)題，最終都歸結到傳統的PCB設計軟件無(wú)法跟上當前對電氣性能要求的實(shí)際情況，在這一點(diǎn)上它不像機械設計的經(jīng)驗數據那么簡(jiǎn)單。

解決方案：參數化約束

目前設計軟件供應商們試圖通過(guò)在約束條件上增加參數的辦法來(lái)解決這個(gè)問(wèn)題。這種方法最先進(jìn)的地方在于能夠詳細說(shuō)明完全反映各種內部電氣特性的機械指標，只要將其加入到PCB設計中，設計軟件就可利用這些信息對自動(dòng)布局布線(xiàn)工具進(jìn)行控制。

當后續生產(chǎn)工藝改變時(shí)也不需要重新作設計，設計人員只需簡(jiǎn)單地更新工藝特性參數，即可自動(dòng)改變相關(guān)約束條件。設計人員然后可以運行DRC(設計規則檢查)確定新工藝是否還違反了其它設計規則，并找出應該對設計的哪些方面進(jìn)行更改才能糾正所有錯誤。

約束條件可以用數學(xué)表達式的形式輸入，包含常數、各種運算符、向量以及其它設計約束，為設計人員提供一個(gè)參數化規則驅動(dòng)系統。約束條件甚至能以查表的形式輸入，將它們存放在PCB或原理圖的設計文件中。PCB布線(xiàn)、銅箔區位置及布局工具都要遵照這些條件生成的約束規則，DRC則驗證整個(gè)設計是否都符合這些約束，包括線(xiàn)寬、間隔及空間方面的要求(如面積和高度限制)等。

一個(gè)很簡(jiǎn)單的例子是上升時(shí)間約束，一般將其設置為常數1.5ns，根據此條件就可得出最大走線(xiàn)長(cháng)度的約束，即用5,800mil/ns乘以上升時(shí)間1.5ns。稍為復雜一點(diǎn)的例子是元件間隔，它通過(guò)將檢測角的正切值乘以器件高度來(lái)決定，該算式可算出元件最小間隔值。