PCB設計技巧疑難解析

1、如何選擇PCB 板材?

選擇PCB 板材必須在滿(mǎn)足設計需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設計需求包含電氣和機構這兩部分。通常在設計非常高速的PCB 板子(大于GHz 的頻率)時(shí)這材質(zhì)問(wèn)題會(huì )比較重要。例如，現在常用的FR-4 材質(zhì)，在幾個(gè)GHz 的頻率時(shí)的介質(zhì)損(dielectric loss)會(huì )對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(dielectric constant)和介質(zhì)損在所設計的頻率是否合用。

2、如何避免高頻干擾?

避免高頻干擾的基本思路是盡量降低高頻信號電磁場(chǎng)的干擾，也就是所謂的串擾(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces 在模擬信號旁邊。還要注意數字地對模擬地的噪聲干擾。

3、在高速設計中，如何解決信號的完整性問(wèn)題?

信號完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號源的架構和輸出阻抗(output impedance)，走線(xiàn)的特性阻抗，負載端的特性，走線(xiàn)的拓樸(topology)架構等。解決的方式是靠端接(termination)與調整走線(xiàn)的拓樸。

4、差分布線(xiàn)方式是如何實(shí)現的?

差分對的布線(xiàn)有兩點(diǎn)要注意，一是兩條線(xiàn)的長(cháng)度要盡量一樣長(cháng)，另一是兩線(xiàn)的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線(xiàn)走在同一走線(xiàn)層(side-by-side)，一為兩條線(xiàn)走在上下相鄰兩層(over-under)。一般以前者side-by-side 實(shí)現的方式較多。

5、對于只有一個(gè)輸出端的時(shí)鐘信號線(xiàn)，如何實(shí)現差分布線(xiàn)?

要用差分布線(xiàn)一定是信號源和接收端也都是差分信號才有意義。所以對只有一個(gè)輸出端的時(shí)鐘信號是無(wú)法使用差分布線(xiàn)的。

6、接收端差分線(xiàn)對之間可否加一匹配電阻?

接收端差分線(xiàn)對間的匹配電阻通常會(huì )加, 其值應等于差分阻抗的值。這樣信號品質(zhì)會(huì )好些。

7、為何差分對的布線(xiàn)要靠近且平行?

對差分對的布線(xiàn)方式應該要適當的靠近且平行。所謂適當的靠近是因為這間距會(huì )影響到差分阻抗(differential impedance)的值, 此值是設計差分對的重要參數。需要平行也是因為要保持差分阻抗的一致性。若兩線(xiàn)忽遠忽近, 差分阻抗就會(huì )不一致, 就會(huì )影響信號完整性(signal integrity)及時(shí)間延遲(timingdelay)。

8、如何處理實(shí)際布線(xiàn)中的一些理論沖突的問(wèn)題

1. 基本上, 將模/數地分割隔離是對的。要注意的是信號走線(xiàn)盡量不要跨過(guò)有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。

2. 晶振是模擬的正反饋振蕩電路, 要有穩定的振蕩信號, 必須滿(mǎn)足loop gain 與phase的規范,而這模擬信號的振蕩規范很容易受到干擾, 即使加ground guard traces 可能也無(wú)法完全隔離干擾。而且離的太遠, 地平面上的噪聲也會(huì )影響正反饋振蕩電路。所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。

3. 確實(shí)高速布線(xiàn)與EMI 的要求有很多沖突。但基本原則是因EMI 所加的電阻電容或ferritebead, 不能造成信號的一些電氣特性不符合規范。所以, 最好先用安排走線(xiàn)和PCB 疊層的技巧來(lái)解決或減少EMI 的問(wèn)題, 如高速信號走內層。最后才用電阻電容或ferrite bead 的方式, 以降低對信號的傷害。

9、如何解決高速信號的手工布線(xiàn)和自動(dòng)布線(xiàn)之間的矛盾?

現在較強的布線(xiàn)軟件的自動(dòng)布線(xiàn)器大部分都有設定約束條件來(lái)控制繞線(xiàn)方式及過(guò)孔數目。各家EDA 公司的繞線(xiàn)引擎能力和約束條件的設定項目有時(shí)相差甚遠。例如, 是否有足夠的約束條件控制蛇行線(xiàn)(serpentine)蜿蜒的方式, 能否控制差分對的走線(xiàn)間距等。這會(huì )影響到自動(dòng)布線(xiàn)出來(lái)的走線(xiàn)方式是否能符合設計者的想法。另外, 手動(dòng)調整布線(xiàn)的難易也與繞線(xiàn)引擎的能力有絕對的關(guān)系。例如, 走線(xiàn)的推擠能力, 過(guò)孔的推擠能力, 甚至走線(xiàn)對敷銅的推擠能力等等。所以, 選擇一個(gè)繞線(xiàn)引擎能力強的布線(xiàn)器, 才是解決之道。

10、關(guān)于test coupon。

test coupon 是用來(lái)以TDR (Time Domain Reflectometer) 測量所生產(chǎn)的PCB 板的特性阻抗是否滿(mǎn)足設計需求。一般要控制的阻抗有單根線(xiàn)和差分對兩種情況。所以， test coupon 上的走線(xiàn)線(xiàn)寬和線(xiàn)距(有差分對時(shí))要與所要控制的線(xiàn)一樣。最重要的是測量時(shí)接地點(diǎn)的位置。為了減少接地引線(xiàn)(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。

11、在高速PCB 設計中，信號層的空白區域可以敷銅，而多個(gè)信號層的敷銅在接地和接電源上應如何分配?

一般在空白區域的敷銅絕大部分情況是接地。只是在高速信號線(xiàn)旁敷銅時(shí)要注意敷銅與信號線(xiàn)的距離， 因為所敷的銅會(huì )降低一點(diǎn)走線(xiàn)的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在dual stripline 的結構時(shí)。

12、是否可以把電源平面上面的信號線(xiàn)使用微帶線(xiàn)模型計算特性阻抗?電源和地平面之間的信號是否可以使用帶狀線(xiàn)模型計算?

是的， 在計算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板: 頂層-電源層-地層-底層， 這時(shí)頂層走線(xiàn)特性阻抗的模型是以電源平面為參考平面的微帶線(xiàn)模型。