PCB設計技巧疑難解析

13、在高密度印制板上通過(guò)軟件自動(dòng)產(chǎn)生測試點(diǎn)一般情況下能滿(mǎn)足大批量生產(chǎn)的測試要求嗎?

一般軟件自動(dòng)產(chǎn)生測試點(diǎn)是否滿(mǎn)足測試需求必須看對加測試點(diǎn)的規范是否符合測試機具的要求。另外，如果走線(xiàn)太密且加測試點(diǎn)的規范比較嚴，則有可能沒(méi)辦法自動(dòng)對每段線(xiàn)都加上測試點(diǎn)，當然，需要手動(dòng)補齊所要測試的地方。

14、添加測試點(diǎn)會(huì )不會(huì )影響高速信號的質(zhì)量?

至于會(huì )不會(huì )影響信號質(zhì)量就要看加測試點(diǎn)的方式和信號到底多快而定?；旧贤饧拥臏y試點(diǎn)(不用線(xiàn)上既有的穿孔(via or DIP pin)當測試點(diǎn))可能加在線(xiàn)上或是從線(xiàn)上拉一小段線(xiàn)出來(lái)。前者相當于是加上一個(gè)很小的電容在線(xiàn)上，后者則是多了一段分支。這兩個(gè)情況都會(huì )對高速信號多多少少會(huì )有點(diǎn)影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關(guān)。影響大小可透過(guò)仿真得知。原則上測試點(diǎn)越小越好(當然還要滿(mǎn)足測試機具的要求)分支越短越好。

15、若干PCB 組成系統，各板之間的地線(xiàn)應如何連接?

各個(gè)PCB 板子相互連接之間的信號或電源在動(dòng)作時(shí)，例如A 板子有電源或信號送到B 板子，一定會(huì )有等量的電流從地層流回到A 板子 (此為Kirchoff current law)。這地層上的電流會(huì )找阻抗最小的地方流回去。所以，在各個(gè)不管是電源或信號相互連接的接口處，分配給地層的管腳數不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調整地層或地線(xiàn)的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對其它較敏感信號的影響。

16、能介紹一些國外關(guān)于高速PCB 設計的技術(shù)書(shū)籍和資料嗎?

現在高速數字電路的應用有通信網(wǎng)路和計算機等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB 板的工作頻率已達GHz 上下，迭層數就我所知有到40 層之多。計算機相關(guān)應用也因為芯片的進(jìn)步，無(wú)論是一般的PC 或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達到400MHz (如Rambus)以上。因應這高速高密度走線(xiàn)需求，盲埋孔(blind/buried vias)、mircrovias 及build-up 制程工藝的需求也漸漸越來(lái)越多。這些設計需求都有廠(chǎng)商可大量生產(chǎn)。

17、兩個(gè)常被參考的特性阻抗公式：

a.微帶線(xiàn)(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線(xiàn)寬，T 為走線(xiàn)的銅皮厚度，H 為走線(xiàn)到參考平面的距離，Er 是PCB 板材質(zhì)的介電常數(dielectric constant)。此公式必須在0.1(W/H)2.0 及1(Er)15 的情況才能應用。

b.帶狀線(xiàn)(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線(xiàn)位于兩參考

平面的中間。此公式必須在W/H0.35 及T/H0.25 的情況才能應用。

18、差分信號線(xiàn)中間可否加地線(xiàn)?

差分信號中間一般是不能加地線(xiàn)。因為差分信號的應用原理最重要的一點(diǎn)便是利用差分信號間相互耦合(coupling)所帶來(lái)的好處，如flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線(xiàn)，便會(huì )破壞耦合效應。

19、剛柔板設計是否需要專(zhuān)用設計軟件與規范?國內何處可以承接該類(lèi)電路板加工?

可以用一般設計PCB 的軟件來(lái)設計柔性電路板(Flexible Printed Circuit)。一樣用Gerber 格式給FPC 廠(chǎng)商生產(chǎn)。由于制造的工藝和一般PCB 不同，各個(gè)廠(chǎng)商會(huì )依據他們的制造能力會(huì )對最小線(xiàn)寬、最小線(xiàn)距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉折處鋪些銅皮加以補強。至于生產(chǎn)的廠(chǎng)商可上網(wǎng)“FPC”當關(guān)鍵詞查詢(xún)應該可以找到。

20、適當選擇PCB 與外殼接地的點(diǎn)的原則是什么?

選擇PCB 與外殼接地點(diǎn)選擇的原則是利用chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將PCB 的地層與chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

21、電路板DEBUG 應從那幾個(gè)方面著(zhù)手?

就數字電路而言，首先先依序確定三件事情：

1. 確認所有電源值的大小均達到設計所需。有些多重電源的系統可能會(huì )要求某些電源之間

起來(lái)的順序與快慢有某種規范。

2. 確認所有時(shí)鐘信號頻率都工作正常且信號邊緣上沒(méi)有非單調(non-monotonic)的問(wèn)題。

3. 確認reset 信號是否達到規范要求。

這些都正常的話(huà)，芯片應該要發(fā)出第一個(gè)周期(cycle)的信號。接下來(lái)依照系統運作原理與bus

protocol 來(lái)debug。

22、在電路板尺寸固定的情況下，如果設計中需要容納更多的功能，就往往需要提高PCB的走線(xiàn)密度，但是這樣有可能導致走線(xiàn)的相互干擾增強，同時(shí)走線(xiàn)過(guò)細也使阻抗無(wú)法降低，請專(zhuān)家介紹在高速(>100MHz)高密度PCB 設計中的技巧?

在設計高速高密度PCB 時(shí)，串擾(crosstalk interference)確實(shí)是要特別注意的，因為它對時(shí)序(timing)與信號完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：

1.控制走線(xiàn)特性阻抗的連續與匹配。

2.走線(xiàn)間距的大小。一般?？吹降拈g距為兩倍線(xiàn)寬?？梢酝高^(guò)仿真來(lái)知道走線(xiàn)間距對時(shí)序及信號完整性的影響，找出可容忍的最小間距。不同芯片信號的結果可能不同。

3.選擇適當的端接方式。

4.避免上下相鄰兩層的走線(xiàn)方向相同，甚至有走線(xiàn)正好上下重迭在一起，因為這種串擾比同層相鄰走線(xiàn)的情形還大。

5.利用盲埋孔(blind/buried via)來(lái)增加走線(xiàn)面積。但是PCB 板的制作成本會(huì )增加。在實(shí)際執行時(shí)確實(shí)很難達到完全平行與等長(cháng)，不過(guò)還是要盡量做到。除此以外，可以預留差分端接和共模端接，以緩和對時(shí)序與信號完整性的影響。