基于SOPC的異步串行通信IP核設計

隨著(zhù)嵌入式技術(shù)的發(fā)展，基于SoPC技術(shù)的嵌入式系統所具有的軟硬件可裁減、可擴充、可升級以及可在線(xiàn)修改的特點(diǎn)越來(lái)越受到人們的重視。SoPC系統通常具有以下基本特征：采用大容量可編程邏輯器件來(lái)實(shí)現，單芯片、低功耗;至少包含1個(gè)以上的嵌入式處理器IP核;具有一個(gè)或多條片上總線(xiàn)作為系統擴展功能的接口;具有充足的片上可編程邏輯資源，用戶(hù)可以根據需要擴充功能部件。

異步串行通信協(xié)議(UART)以低成本、高可靠性等優(yōu)點(diǎn)而廣泛應用于嵌入式系統中，多篇文獻也討論了UART協(xié)議的硬件設計方法，但多數只限于討論UART協(xié)議的硬件實(shí)現，缺少從SoPC系統的角度論述UART IP核的設計方法。本文以UART IP核和PLB總線(xiàn)為例，討論了在SoPC系統下UART IP核的設計方法，該方法對其他IP核的設計有一定的參考作用。

1 UART協(xié)議介紹

UART是一種串行異步通信方式，它采用RS232電平在串行鏈路上進(jìn)行全雙工的通信，其數據傳輸格式如圖1所示：UART協(xié)議在空閑時(shí)為高電平，通過(guò)發(fā)送起始位提示接收方數據傳輸即將開(kāi)始，接著(zhù)傳輸8位有效數據位和奇偶檢驗位，最后發(fā)送停止位表示一個(gè)字符傳輸完成。

2 SOPC UART通信系統介紹

本文設計的SOPC UART通信系統主要包括MicroBlaze處理器、PLB總線(xiàn)、UART IP核和DDR2控制器IP核，如圖2所示。

MicroBlaze處理器是Xilinx公司針對其FPGA器件優(yōu)化的32位微處理器核，它采用RISC(Reduced Instruction System Computer)架構和哈佛總線(xiàn)結構，具有獨立32位數據和指令總線(xiàn)，能夠高速執行和訪(fǎng)問(wèn)片上存儲器和片外存儲器上的程序與數據;提供本地塊存儲器總線(xiàn)(LMB)、處理器本地總線(xiàn)(PLB)等總線(xiàn)接口。

PLB總線(xiàn)作為IBM CoreConnect總線(xiàn)協(xié)議簇中的一部分，廣泛的應用于IBM PowerPC處理器架構中。該總線(xiàn)具有總線(xiàn)地址空間大，總線(xiàn)吞吐率高，能支持多個(gè)主從設備連接等特點(diǎn)。如圖3所示，MicroBlaze處理器通過(guò)PLB總線(xiàn)與UARTIP核、DDR2控制器相互連接，各部件之間通過(guò)PLB總線(xiàn)協(xié)議進(jìn)行交互。其中，MicroBlaze處理器作為主設備完成系統控制和UART通信流程控制，UART IP核作為從設備在主設備的控制下完成異步串行通信，DDR2存儲指令和數據。

MicroBlaze處理器和DDR2控制器采用Xilinx公司提供的IP核，UART IP核由用戶(hù)編寫(xiě)邏輯，它是文中設計的主要內容，對此模塊的設計將在下一節進(jìn)行詳細闡述。