基于FPGA的電力諧波檢測設計

基于FFT算法的電力系統諧波檢測裝置，大多采用DSP芯片設計。DSP芯片是采用哈佛結構設計的一種CPU，運算能力很強，速度很快;但是其順序 執行的模式限制了其進(jìn)行FFT運算的速度。而現場(chǎng)可編程邏輯門(mén)陣列(Field Programmable Gate Array, FPGA)在近年來(lái)獲得了突飛猛進(jìn)的發(fā)展，目前已成為實(shí)現數字系統的主流平臺之一。與DSP相比，FPGA最大的優(yōu)勢就是可以進(jìn)行并行計算。在進(jìn)行FFT 這類(lèi)并行運算為主的算法時(shí)，采用FPGA的優(yōu)勢不言而喻。用FPGA實(shí)現FFT算法進(jìn)行諧波檢測成為了一大熱點(diǎn)。

以往FPGA的設計主要依靠硬件描述語(yǔ)言來(lái)完成。Xilinx公司推出了專(zhuān)門(mén)針對實(shí)現DSP的設計軟件—System Generator。在使用FPGA為原型平臺運行算法時(shí)，它不僅能夠對硬件的真實(shí)情況進(jìn)行仿真，還能夠自動(dòng)生成硬件實(shí)現所需要的硬件描述語(yǔ)言代碼。與語(yǔ) 言設計相比，使用System Generator有三大優(yōu)勢：第一，圖形化操作，簡(jiǎn)單易用;第二，實(shí)現的算法能確保與仿真結果相符;第三，無(wú)需為仿真和實(shí)現建立不同的模型。因此，利用 System Generator可以大幅度減少用FPGA設計DSP的工作量，縮短開(kāi)發(fā)周期[1,2]。

1 基于FPGA的諧波檢測模型的設計[3-5]

系統總體結構如圖1所示。

(1)采樣電路部分：包括互感器及濾波電路、鎖相倍頻電路和A/D轉換電路。

待測電壓、電流信號經(jīng)互感器調理電路轉化成便于采樣的低壓信號，經(jīng)濾波器濾除檢測范圍外的高次諧波、高頻干擾信號和噪聲;然后進(jìn)入A/D轉換電路，電壓、電流的模擬信號轉換成可以用于計算的數字信號。鎖相倍頻電路用于跟蹤待測信號的頻率變化，以實(shí)現對信號的整周期采樣。

(2)如圖1所示，虛線(xiàn)框內部分由FPGA實(shí)現。最主要部分就是控制單元和FFT模塊?？刂茊卧饕蔂顟B(tài)機的形式實(shí)現，當接收到鎖相倍頻電路送來(lái) 的倍頻信號時(shí)，驅動(dòng)A/D轉換器進(jìn)行采樣。A/D轉換器完成一次采樣，先將數據送入到FIFO模塊暫存，當數據達到進(jìn)行FFT計算所需點(diǎn)數后，狀態(tài)機控制 FIFO模塊將數據送入FFT模塊進(jìn)行計算。為保證數據由A/D轉換電路進(jìn)入FPGA時(shí)的同步，A/D轉換電路中的時(shí)鐘由FPGA對開(kāi)發(fā)板上的時(shí)鐘分頻后 提供。

FPGA部分采用模塊化的設計方法。在Simulink環(huán)境下搭建仿真模型，如圖2所示。模型的核心部分是FFT計算模塊(FFT v4_1)，圍繞它設計了數據輸入子系統data_in、數據輸出子系統(data_out)和控制單元模塊(st_ctr)。用simulink中的信 號模塊模擬出電壓u(t)、電流信號i(t)，考慮到后續數據輸出控制的設計，預留了中斷信號輸入INT(signal 3)，為便于仿真，其間隔時(shí)間與采樣時(shí)間同步。數據輸入子系統主要用于對采樣數據的轉換和暫存, 數據輸入子系統的主要包括scale模塊、convert模塊和FIFO模塊。數據輸出子系統用于對FFT計算所得的結果進(jìn)行處理，計算出電壓、電流基波 及各次諧波的幅值和相位。

然后，搭建三相的電壓、電流諧波檢測模型(圖3)，其中包括了控制模塊(ST_MA、da_out_ctr)和三個(gè)子系統A、B、C，每個(gè)子系統內 均有一個(gè)單相諧波檢測模型?？刂颇KST_MA實(shí)現對整個(gè)模型運行時(shí)序的控制以及對硬件采樣電路的控制;da_out_ctr用于控制數據的輸出。