基于FPGA的室內智能吸塵平臺設計

智能環(huán)境清潔器由于可代替人進(jìn)行環(huán)境清潔工作，已日漸成為人們研究的焦點(diǎn)。雖然它們實(shí)現了智能，但大多結構復雜、集成度高，不利于開(kāi)發(fā)者拓展其功能。在研究并總結市場(chǎng)上相對成熟產(chǎn)品的基礎上，本文基于可編程性強的FPGA設計并實(shí)現了應用于室內的智能吸塵平臺。平臺具備自我導航、能清潔大部分空間，同時(shí)外形緊湊、運行穩定、噪音小。更重要的是其結構簡(jiǎn)單，具有人性化接口，便于操作和功能的進(jìn)一步開(kāi)發(fā)。

1 平臺總構成

本文提出的平臺整體框架設計如圖1所示，用裝有四個(gè)輪子的小車(chē)作為整個(gè)平臺的載體。以FPGA控制器作為整個(gè)平臺的主控器，通過(guò)I/O與光電傳感器jk1、jk2、jk3、jk4及碰撞開(kāi)關(guān)jk5相連，實(shí)現平臺障礙的檢測;通過(guò)I/O輸出PWM波形，驅動(dòng)揚聲器和高低電平的變化以驅動(dòng)LED的亮滅，組成聲光電路;通過(guò)控制電機驅動(dòng)器的信號控制線(xiàn)來(lái)驅動(dòng)步進(jìn)電機dj1、dj2和直流吸塵電機dj3，實(shí)現平臺的移動(dòng)和吸塵。

2 硬件主體設計

系統主要由FPGA主控芯片、光電傳感器、碰撞開(kāi)關(guān)、由2個(gè)STC89C52單片機控制的無(wú)線(xiàn)遙控發(fā)射模塊、兩種模式選擇芯片、聲光電路、驅動(dòng)電機、吸塵器電機和整個(gè)系統的供電電路組成，如圖2所示。

2.1 FPGA芯片的選擇

根據平臺的總體設計，可以得出對芯片的基本要求：(1)需要最少6路PWM波形輸出。(2)需要一路串行通信接口。(3)需要較高的12 V轉化為3.3 V的實(shí)時(shí)芯片。(4)較高的處理速度。(5)I/O接口要多。

綜合考慮這些條件，采用Altera公司生產(chǎn)的CycloneII系列FPGA中的EP2C35F672C6型號基本可滿(mǎn)足要求。它具有出色的運算速度，成本低且帶有DSP模塊，具有超大的內部存儲器、多通道PWM輸出以及靈活的設計和多種語(yǔ)言的綜合運用，性?xún)r(jià)比較高[1，2]。

2.2 配置電路設計要點(diǎn)[3-6]

(1)電源電路：供電系統采用12 V電源作為輸入電源，利用L7805CV將其降壓為5 V，再由TPS37HD301將5 V轉化為3.3 V和1.2 V，FPGA的I/O端口供電點(diǎn)壓為3.3 V，內核供電電壓為1.2 V。因為電機驅動(dòng)系統是用控制器的5 V信號，而FPGA的端口電壓是3.3 V，必須將I/O電壓升壓到5 V，在這里利用的是74HCT245升壓芯片。

(2)時(shí)鐘和復位電路：時(shí)鐘電路中用ZPB-26-16 M作為有源晶振，頻率為16 MHz，使得串口波特率更加精確。同時(shí)可支持芯片內部的PPL功能及ISP下載功能。復位電路采取硬件復位和軟件復位。

(3)調試JTAG和下載電路：因為FPGA內部可以直接搭建軟核ISP和JTAG，硬件電路接一個(gè)IDC-10的JTAG接口。

(4)配置存儲電路：選用EPCS16作為FPGA的ROM，可以由下載電纜或其他設備進(jìn)行重復編程，也可以通過(guò)AS接口進(jìn)行在線(xiàn)系統編程。用FPGA芯片內部自帶的4 MHz的On-Chip memory作為FPGA的RAM。

(5)傳感器和碰撞開(kāi)關(guān)：光電傳感器(光電開(kāi)關(guān))選用滬工集團的E3F-DS5C4.P1R型號的光電開(kāi)關(guān)，用于檢測障礙和樓梯，此型號是圓柱型擴散式最遠距離5 cm、可調NPN型常開(kāi)光電開(kāi)關(guān)。碰撞開(kāi)關(guān)主要與前傳感器配合完成對平臺前的保護。當平臺碰到前方障礙時(shí)，觸發(fā)開(kāi)關(guān)，使平臺躲開(kāi)障礙物。

(6)無(wú)線(xiàn)發(fā)送與接收模塊：選用匯睿微通XL02-232AP1型號無(wú)線(xiàn)模塊，XL02-232AP1是UART接口半雙工無(wú)線(xiàn)傳輸模塊，可以工作在433 MHz公用頻段，滿(mǎn)足無(wú)線(xiàn)管制要求。

(7)驅動(dòng)和吸塵電機：平臺采用前輪雙驅動(dòng)，電機選擇深圳步科公司生產(chǎn)的兩相混合式步進(jìn)電機，吸塵器電機采用直流電機。步進(jìn)電機的主要電器參數為：①步距角：1.8°;②相電流：0.87 A;③保持扭矩：0.24 nm;④相電阻：3.3 Ω;⑤相電感：5.0 mH;⑥重量：0.2 kg。

(8)聲光電路和自動(dòng)清掃時(shí)間輸入顯示電路：聲光電路主要由發(fā)光二極管和蜂鳴器組成，直接連FPGA，提醒平臺工作狀態(tài)。利用4個(gè)按鍵(確定、初始、上調、下調)輸入清掃時(shí)間，再由三個(gè)數碼管顯示設定時(shí)間。清掃時(shí)間由FPGA內部的定時(shí)器計時(shí)，當計時(shí)完成時(shí)，平臺即停止工作。