如何用FPGA構建便攜式超聲系統？

波束形成器

超聲波束形成器包括兩個(gè)組成部分。發(fā)射波束形成器(又稱(chēng)Tx波束形成器)負責啟動(dòng)掃描線(xiàn)并生成發(fā)送給換能器元件的定時(shí)脈沖串，以設置對象所需的聚焦點(diǎn)。接收波束形成器(又稱(chēng)Rx波束形成器)負責從模擬前端接收回波波形數據，并將數據通過(guò)濾波、開(kāi)窗(切趾術(shù))、求和及解調整理為代表性?huà)呙杈€(xiàn)。這兩個(gè)波束形成器模塊保持時(shí)間同步，連續向彼此傳送時(shí)序、位置和控制數據。

Tx波束形成器負責定時(shí)數字脈沖串的導向(steering)和生成，該脈沖串外部轉換為換能器的高壓脈沖。根據給定掃描線(xiàn)聚焦超聲波束所需的即時(shí)位置可實(shí)時(shí)計算出延遲。Tx波束形成器模塊相當小，占用的邏輯資源不到Rx波束形成器的10%。其包括時(shí)序生成器和脈沖成形，通常并行連接到外部DAC。

Rx波束形成器對原始換能器Rx數據進(jìn)行分析，以提取并聚集成超聲掃描線(xiàn)。這是一個(gè)DSP密集型模塊，會(huì )占用大量的邏輯資源。圖6對處理步驟和子模塊進(jìn)行了匯總。

圖6 Rx波束形成器功能步驟

每個(gè)通道都要進(jìn)行上述每個(gè)步驟，直到最后求和;而每個(gè)掃描線(xiàn)則需要進(jìn)行其他步驟。這是一種典型的處理流程，實(shí)際超聲實(shí)施方案可采用上述步驟的任意組合，并配合其他專(zhuān)有處理模塊。

后端處理

后端處理引擎通常包括B模、M模、多普勒和彩色血流處理功能塊。上述功能塊同時(shí)工作，執行多種不同的任務(wù)。B模處理引擎負責接收解調和壓縮的掃描線(xiàn)，并用內插和灰度映射在掃描線(xiàn)基礎上形成二維灰度圖像。M模將一段時(shí)間內的數據點(diǎn)加以比較，從而識別出聲源的運動(dòng)、速度和運動(dòng)位置。多普勒處理來(lái)自多普勒專(zhuān)用模擬前端的數據，并生成精確的方向和速度信息。彩色血流處理模塊將色度映射到運動(dòng)數據上，反映出速度和方向，再將其覆蓋到B模功能塊生成的灰度圖上。隨后后端進(jìn)行清空，根據超聲醫師和所用顯示設備的要求調節圖像，并存儲、顯示和發(fā)送靜態(tài)輸出及視頻輸出。

我們可在超聲系統中使用多種不同增強技術(shù)來(lái)減少斑點(diǎn)，改進(jìn)聚焦，并設置對比度和灰度深度。例如：角復合、小波分解、各向異性雙邊濾波、直方圖均衡化、幀平滑、邊緣檢測等。

功耗

降低功耗是一項主要的設計約束。就便攜式醫療超聲系統而言，降低功耗至關(guān)重要。醫療系統電源對安全性和質(zhì)量也有著(zhù)嚴格的標準要求。在滿(mǎn)足上述安全性和質(zhì)量標準要求的同時(shí)，一旦對功率要求有所提升，電源設計必將面臨非常嚴峻的成本和復雜性挑戰。

散熱也是降低功耗的一大原因。必須做好散熱工作，確保系統組件的溫度在適當的工作范圍內。因此我們必須認真設計散熱片、風(fēng)扇、封裝和PCB。而FPGA有助于解決上述一些功耗約束難題。

便攜式超聲系統的接口復雜性

便攜式超聲系統在小型封裝中集成了眾多不同類(lèi)型的組件。每個(gè)組件都有不同的接口要求，這就需要我們采用多樣化的連接解決方案。

便攜式超聲系統接口存在三大問(wèn)題。其一，就是波束形成器邏輯和數據轉換器之間AFE接口的I/O數量較多。JESD204A為未來(lái)的超聲系統提供了極富吸引力的解決方案。

其二，就是前端和后端處理模塊之間的問(wèn)題。為了盡可能減少I(mǎi)/O數量，我們通常在兩個(gè)不同領(lǐng)域之間使用高速SerDes鏈接。在高端系統中(通常為購物車(chē)外形)，我們可用PCIe背板來(lái)滿(mǎn)足高帶寬要求。圖7給出了現代便攜式超聲系統中的主要接口。

圖7 典型便攜式超聲接口

其三，就是設計人員往往受制于常用組件的成本和I/O方面的限制。FPGA能夠讓設計人員在單個(gè)器件中集成多種系統功能。該器件將一系列可配置存儲器、DSP和I/O與大量邏輯單元緊密集成在一起，并采用先進(jìn)的工藝技術(shù)制造而成。單個(gè)器件系統集成大幅降低了物理PCB級連接的技術(shù)挑戰和成本壓力。由于FPGA芯片由FPGA制造商設計，因此用戶(hù)不必擔心NRE及生產(chǎn)成本。用戶(hù)只需創(chuàng )建設計，把設計文件下載到FPGA器件上，就能完成特定設計的配置工作。

賽靈思FPGA在便攜式超聲系統中的應用

賽靈思FPGA可幫助便攜式超聲供應商更好地推出小型化高性能低功耗產(chǎn)品。

降低功耗

降低功耗的主要原因在于：(1)在電池或發(fā)電機供電情況下延長(cháng)工作時(shí)間;(2)減少對電源性能的需求(電源性能受制于嚴格的質(zhì)量與安全控制要求);(3)最大限度地減少系統熱量，從而減少散熱管理設計的成本、尺寸和重量。

賽靈思FPGA能夠在技術(shù)、架構和設計工具三個(gè)方面進(jìn)一步降低便攜式超聲設計的功耗。

圖8顯示了Virtex-6器件的一般晶體管組合，能夠以最低功耗滿(mǎn)足所需的性能基準要求。這種方案也在7系列FPGA中得以延續，而且與前代產(chǎn)品系列和業(yè)界競爭型FPGA相比，利用28nm定制工藝能將靜態(tài)功耗銳降40–80%。

圖8 Virtex-6 FPGA中的8種晶體管類(lèi)型分布

降低功耗不僅限于工藝技術(shù)層面，通過(guò)采用較低功耗的LUT6架構，實(shí)現更多時(shí)鐘門(mén)控選項以及嵌入PCI Express、以太網(wǎng)MAC等關(guān)鍵IP模塊，并創(chuàng )建更直接的路由選項，我們能夠進(jìn)一步降低功耗，從而減小連接點(diǎn)之間的電容。對于需要最小化功耗的應用領(lǐng)域而言，相對于前代FPGA而言功耗也能實(shí)現50%的顯著(zhù)改進(jìn)。