專(zhuān)家支招：FPGA與多核CPU使嵌入式設計更靈活

隨著(zhù)嵌入式器件在過(guò)去數十年來(lái)的爆炸性成長(cháng)，使得硬件組件及軟件工具都有顯著(zhù)的改善。雖然有著(zhù)這種成長(cháng)與創(chuàng )新，但傳統嵌入式系統的設計方法卻少有進(jìn)步，并逐漸變成一種障礙。有鑒于新標準與協(xié)議的快速發(fā)展，以及對產(chǎn)品上市壓力的日益增加，嵌入式系統設計也即將發(fā)生顛覆性的典范改變。

隨著(zhù)硬件技術(shù)及軟件工具的進(jìn)步在加速成長(cháng)，由整合所帶來(lái)的挑戰也開(kāi)始浮現。如果無(wú)法妥善處理這些挑戰，將會(huì )使得終端產(chǎn)品變得更加昂貴，并且有礙于讓更多創(chuàng )新設計的實(shí)驗、成長(cháng)及上市。

標準的嵌入式架構

在一般的計算市場(chǎng)，標準化已帶來(lái)更加穩健而耐用的操作系統、更精煉的終端應用，及基礎硬件組件的進(jìn)步。我們從其中所學(xué)到的經(jīng)驗是，從避免花在客制化硬件架構及相關(guān)軟件組件的努力所省下來(lái)的時(shí)間，將可獲得更佳的解決方案，這可加快上市的時(shí)間。

在嵌入式領(lǐng)域，一個(gè)相對應的標準架構應該要具有足夠的靈活性，以容納不同的使用案例，同時(shí)還要能提供一條可以更新的途徑。有鑒于這些限制，在嵌入式領(lǐng)域中的標準，最為穩健而耐用的架構是將一顆微處理器與FPGA相互搭配一起工作，有如一體般(圖A)。這兩者結合在一起，將可實(shí)現顯著(zhù)的設計靈活性。

圖A：在圖中的標準硬件架構中，處理器與FPGA的結合可實(shí)現靈活性，同時(shí)也讓標準化可以利用較高階的工具，以便在設計流程中獲得顯著(zhù)的效益。處理器可讓現有的碼鏈接庫重復使用，而FPGA則可讓客制化的算法具有靈活的實(shí)現方式。

FPGA可帶來(lái)硬件決定性及可靠性的效益，而不會(huì )有ASIC設計突出的成本及缺乏彈性。此外，在FPGA的結構中加載新的邏輯及重新定義鏈接，讓它可以讓工程師實(shí)現不會(huì )過(guò)時(shí)的設計，且有更為穩健的更新路徑，而不需要在硬件上進(jìn)行大幅的修改。

在嵌入式系統設計中結合處理器與FPGA的情況，在許多產(chǎn)業(yè)中已是愈來(lái)愈普及。嵌入式系統的設計開(kāi)發(fā)工程師都在使用基于多個(gè)處理器及FPGA的設計。其中，FPGA用來(lái)執行精準且高速的量測，或運行時(shí)間關(guān)鍵的算法。同時(shí)處理器則是用來(lái)執行實(shí)時(shí)的操作系統，以處理低頻控制回路及提供連至其他分布式結點(diǎn)的以太網(wǎng)絡(luò )通訊及促進(jìn)遠程數據的存取、系統的管理及診斷。

高階工具

標準架構所帶來(lái)的一項關(guān)鍵性效益是，有更多功能強大且優(yōu)化的高階工具可以發(fā)展和使用，以進(jìn)行設計。較高階的工具讓某一領(lǐng)域內的專(zhuān)家可以更小及更有效率的設計團隊深入嵌入式系統設計。因此，更小規模的設計團隊便可將更為復雜的產(chǎn)品推出上市。

效率

以較高階的設計工具及語(yǔ)言進(jìn)行應用發(fā)展可獲得效率，一般通用的計算可為此一效率提出證明。毫無(wú)意外地，嵌入式市場(chǎng)將開(kāi)始目睹高階設計工具的成長(cháng)，其中包括 Xilinx AutoESL C-to-Gates高階合成工具、Mentor Graphics Catapult C合成工具及NI LabVIEW最終系統設計軟件等。