<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的PCI數據采集卡設計

基于FPGA的PCI數據采集卡設計

作者: 時(shí)間:2013-08-22 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要 論述了基于設計,板卡實(shí)現了查詢(xún)、中斷和DMA等多種方式讀取數據,可以實(shí)時(shí)采集數據、實(shí)現大容量數據的緩存,還有效地解決了對數據高速采集、傳輸的需求,設計采用實(shí)現數據采集控制邏輯,減少了開(kāi)發(fā)周期,并可在線(xiàn)修改設計和進(jìn)行設計升級。
關(guān)鍵詞 ;;數據采集

數字信號處理的出現改變了信息與信號處理技術(shù),而數據采集作為數字信號處理的前期工作,在整個(gè)數字系統中起到關(guān)鍵性作用。

1 數據采集系統
數據采集是指從待測設備中自動(dòng)采集信息的過(guò)程。圖1顯示了基于PC機的典型數據采集系統的各項組成部分。

本文引用地址:http://dyxdggzs.com/article/189530.htm

a.JPG


選用PC機作為控制系統操作平臺,為了能和外部設備通信,PC機提供了外置的USB、串口、并口及內置的ISA、等接口。PCI總線(xiàn)接口速度快、系統占用率低,有完備的即插即用管理體制,是目前計算機插卡式外設總線(xiàn)的事實(shí)標準。本文利用FPGA通過(guò)PCI接口芯片與計算機進(jìn)行通信,FPGA外接FIFO存儲器,A/D轉換數據直接存儲在FIFO中,實(shí)現了數據的高速采集與連續穩定數據流的輸出。

2 數據采集硬件設計
PCI數據采集板卡的硬件整體框架如圖2所示。

b.JPG


2.1 PCI總線(xiàn)接口設計
PCI總線(xiàn)是一個(gè)地址/數據、命令/字節選擇信號復用的總線(xiàn)。它采用主從信號雙向握手的方式來(lái)控制數據的傳輸,其接口電路設計和傳統總線(xiàn)接口電路設計有較大的差別,所以必須嚴格遵守PCI總線(xiàn)規范所規定的技術(shù)規范。本文采用PLX公司的PC19054作為PCI總線(xiàn)的接口控制器。PCI9054是專(zhuān)用的PCI接口芯片,它主要是將復雜的PCI時(shí)序轉換為簡(jiǎn)單的時(shí)序。
2.2 FPGA設計
FPGA設計用超高速集成電路硬件描述語(yǔ)言(Very High Speed Integrated Circuit hardware Dessription Language,VHDL)實(shí)現,設計軟件選用Quartus II。VHDL設計主要分為:總線(xiàn)讀寫(xiě)設計,A/D控制設計,D/A控制設計,定時(shí)/計數器設計及DIO設計。

fpga相關(guān)文章:fpga是什么



上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA PCI 數據采集卡

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>