采用FPGA的振動(dòng)模擬器設計

1 引言

振動(dòng)臺的作用之一是將被測物件置于振動(dòng)臺上測量其受迫振動(dòng)時(shí)的表現，一般振動(dòng)臺的振動(dòng)是由振動(dòng)分析儀控制的，但是由于振動(dòng)臺體積形狀和考慮到成本等原因，不利于振動(dòng)分析儀的研發(fā)，所以設計振動(dòng)模擬器對振動(dòng)分析儀的研發(fā)有重要的現實(shí)意義。

振動(dòng)模擬器應盡量對振動(dòng)臺的實(shí)際振動(dòng)情況進(jìn)行模擬。振動(dòng)臺本身的振動(dòng)將不可避免地受到噪聲的影響，導致它的振動(dòng)不一定是符合需求的振動(dòng)。所以要使振動(dòng)模擬器對振動(dòng)臺的實(shí)際振動(dòng)情況進(jìn)行模擬，就必需人為地在采樣信號中加入噪聲。而出于對振動(dòng)分析儀研發(fā)調試的需要，盡量將噪聲范圍處理成可控的，這樣便于調試振動(dòng)分析儀。

利用FPGA開(kāi)發(fā)振動(dòng)模擬器研制開(kāi)發(fā)費用低，不承擔投片風(fēng)險，通過(guò)開(kāi)發(fā)工具在計算機上完成設計，電路設計周期短。所以本文采用FPGA實(shí)現振動(dòng)模擬器設計，由ADC模塊接收調頻和調幅信號,傳給FPGA模塊，FPGA由調頻信號計算出對應的時(shí)鐘，且按此時(shí)鐘輸出經(jīng)調幅的數字正弦波，驅動(dòng)DAC輸出模擬的正弦波，最終和模擬的噪聲相疊加，實(shí)現對實(shí)際振動(dòng)臺的模擬。

2 原理框圖和基本設計思想

圖1 硬件原理框圖

振動(dòng)模擬器的原理框圖如圖1所示，圖中由ADC模塊分別接收調頻和調幅信號給FPGA模塊，FPGA模塊將串行的調頻和調幅信號，經(jīng)串并轉換，分別變成一個(gè)16位的并行調頻信號和一個(gè)16位的并行調幅信號。FPGA輸出經(jīng)調頻調幅的數字的正弦波，并驅動(dòng)串行DAC（輸出理想信號）輸出模擬的正弦波；用戶(hù)通過(guò)按鍵確定想要產(chǎn)生的噪聲的頻率范圍，FPGA經(jīng)計算得到滿(mǎn)足用戶(hù)要求的頻率，驅動(dòng)并行DAC（輸出噪聲），產(chǎn)生模擬 的噪聲，經(jīng)電流電壓轉換后由同相求和電路將信號與噪聲相疊。

整個(gè)系統最終輸出0.1～5KHz的振動(dòng)信號和200KHz以下的振動(dòng)噪聲相疊的模擬量。

3 FPGA功能模塊介紹

3．1 芯片選擇

在本設計中，選用Altera 公司的Cyclone系列，型號是EP1C6Q240C8的芯片，PQFP封裝。這款芯片有240個(gè)引腳，其中用戶(hù)可用185個(gè)引腳。有5980個(gè)邏輯單元，32列20行邏輯陣列塊。有2個(gè)PLL鎖相環(huán)，20個(gè)M4K的ROM，每塊ROM為4Kbit，可以另加1位奇偶校驗位。

3．2 原理說(shuō)明

FPGA模塊接收2個(gè)ADS1100的芯片，經(jīng)串并轉換，得到調頻和調幅信號。

波形發(fā)生的基本原理是：對幅值是1的正弦波在一個(gè)周期內的波形按1/200倍周期的時(shí)間間隔取200個(gè)點(diǎn)，存儲這200個(gè)時(shí)間點(diǎn)所對應的波形的幅度，存儲到FPGA的片內ROM中。正弦波幅度表僅需200×16bit=3.2kbit的存儲空間，可用FPGA的一塊片內ROM實(shí)現。通過(guò)查表法產(chǎn)生一系列的值，將這些值和調幅信號相乘就得到一系列的幅度值，即串行DAC的數字輸入，而這些幅度的輸出頻率是調頻信號值的200倍。類(lèi)似的，利用FPGA一塊片內ROM以存儲200KHz以下噪聲的正弦波幅度表（一個(gè)周期內的波形按1/20倍周期的時(shí)間間隔取20個(gè)點(diǎn)）。

調頻信號和調幅信號的分辨率16比特，輸出的正弦信號的分辨率是16比特。

4 AD、DA芯片與FPGA的接口

考慮到本系統需要較多的高頻時(shí)鐘，而若時(shí)鐘管理不當，則因DAC工作不穩定會(huì )導致系統工作出錯；由于連線(xiàn)和邏輯單元的延遲作用,使輸出信號出現毛刺，產(chǎn)生冒險現象。因此純粹依靠傳統的邏輯電路難以達到理想的性能要求，這時(shí)就必須依賴(lài)FPGA內部的專(zhuān)用硬件電路PLL和引入高頻時(shí)鐘的方法產(chǎn)生無(wú)有害毛刺的同步時(shí)鐘輔助實(shí)現高性能的設計。

FPGA芯片和ADC、DAC芯片的接口電路原理圖如圖2所示。

圖2 FPGA與AD、DA芯片的接口電路