<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 基于A(yíng)D7543和FPGA的數/模轉換電路設計

基于A(yíng)D7543和FPGA的數/模轉換電路設計

作者: 時(shí)間:2009-11-11 來(lái)源:網(wǎng)絡(luò ) 收藏
引 言
數/轉換(D/A)電路,是數字系統中常用的電路之一,其主要作用是把數字信號轉換成擬信號,通常是利用專(zhuān)用的數/轉換(D/A)芯片來(lái)實(shí)現的。是Analog Device公司生產(chǎn)的的12位數/模轉換(D/A)芯片,它采用串行數據輸入形式,即數字信號被一位一位地寫(xiě)入數/模轉換(D/A)芯片中,因此,要與一個(gè)控制器配合使用才能發(fā)揮作用。常規的方法,是以CPU作為控制部件,通過(guò)軟件編程的方式來(lái)控制AD7543,從而實(shí)現數/模轉換功能的。軟件實(shí)現法雖然簡(jiǎn)單,但必將會(huì )占用大量的CPU時(shí)間,削弱了CPU實(shí)時(shí)處理能力,降低了系統的可靠性。針對以上情況,在此設計了基于可編程邏輯器件()數/模轉換電路,利用可編程邏輯器件(FP-GA)直接控制模轉換(D/A)芯片AD7543進(jìn)行數/模(D/A)轉換,取代傳統的“CPU+專(zhuān)用的數/模轉換(D/A)芯片”設計結構,有利于提高系統的抗干擾能力和可靠性。

1 AD7543簡(jiǎn)介
1.1 AD7543主要特性

AD7543主要特性為:
分辨率:12位;
非線(xiàn)性誤差:±1/2 LSB;
輸入方式:串行正或負選通;
初始化:異步輸入清零方式;
工作電壓:+5 V;
最大功耗:40 mW。
1.2 封裝形式和引腳功能
AD7543有三種封裝形式:16引腳的DIP和20引腳的PCCC與PLCC,其封裝形式如圖1所示,設計者可根據實(shí)現需求進(jìn)行選擇,其引腳功能說(shuō)明如下:
OUT1:數/模轉換(D/A)器電流輸出端,通常接到放大器正輸入端;
OUT2:數/模轉換(D/A)器電流輸出端,通常接到模擬地;
AGND:模擬地端,接到模擬地;
STB1:寄存器A選通1信號輸入端;
LD1:寄存器B裝人選通1輸入端,LD1和LD2都為低電平時(shí),寄存器A的內容被裝入到寄存器B中;
N/C:懸空;
SRI:串行數據輸入端,與寄存器A低位相連;
STB2:寄存器A選通2信號輸入端;
LD2:寄存器B裝入選通2輸入端,LD1和LD2都為低電平時(shí),寄存器A的內容被裝入到寄存器B中;
STB3:寄存器A選通3信號輸入端;
STB4:寄存器A選通4信號輸入端;
DGND:數字地端;
CLR:異步清寄存器B輸入端,當為低電平時(shí),清寄存器B內容,寄存器A內容不變;
VDD:5 V供電輸入端;
VREF:參考電壓輸入端;
RBF:反饋輸入端。

本文引用地址:http://dyxdggzs.com/article/188524.htm


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: 7543 FPGA AD

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>