LMS自適應濾波器的仿真與實(shí)現

2．2 DSP Builder建模
采用Altera公司的FPGA器件可進(jìn)行數字信號的處理設計。Altera公司提供有可視化的開(kāi)發(fā)工具軟件DSP Builder。利用它可在MATIAB的圖形仿真環(huán)境Simulink中建立一個(gè)*mdl模型文件，同時(shí)在DSP Builder和其他Simulink庫中找到相應的圖形模塊并調入Simulink窗口。圖2所示為4階LMS濾波器模型界面。利用其強大的圖形化仿真和分析功能，可以分析系統的正確性。

圖中以shuru．mat為輸入信源，qiwang．mat為期望，信宿為Scope。除圖中這些模塊外，還有一些總線(xiàn)控制模塊和權系數控制模塊。其運行模型觀(guān)察的顯示結果如圖3所示。在這種FIR濾波器的LMS算法中，其誤差將隨著(zhù)權的逼近逐漸減小，但沒(méi)有等于零，而是在零值上下起伏，這說(shuō)明了LMS算法是用平方誤差代替均方誤差而造成的誤差缺點(diǎn)。

3 基于FPGA的實(shí)現方法
模型通過(guò)以后，運行SigalCompiler可將模型轉化成VHDL語(yǔ)言和Tcl腳本。由于在Simuilnk中進(jìn)行的模型仿真是算法級的，屬于系統驗證性質(zhì)的仿真，并沒(méi)有對VHDL代碼進(jìn)行仿真。而生成的VHDL代碼是RTL級且是針對具體的硬件結構的，因此，轉化后的VHDL代碼實(shí)現就可能與*mdl模型描述的情況不符，故有必要再對生成的RTL級VHDL代碼進(jìn)行功能驗證。ALTERA公司的ModelSim平臺是使用最廣泛的基于單內核的VerilogHDL/VHDL混合仿真器，利用它可方便地將信號波形顯示為類(lèi)似模擬信號的格式，特別適合顯示復雜信號的波形。這給仿真調試帶來(lái)了極大的方便。在QuartusⅡ調用上述文件，便可用ModelSim對生成的VHDL代碼進(jìn)行功能級仿真。轉化成功后再調用VHDL綜合器進(jìn)行綜合并生成底層網(wǎng)表文件。然后再調用OuartusⅡ進(jìn)行編譯，接著(zhù)用QuartusⅡ根據網(wǎng)表文件及設置的優(yōu)化約束條件進(jìn)行布線(xiàn)布局和優(yōu)化設計的適配，最后生成編程文件和仿真文件。這樣，生成的POF／SOF FPGA配置文件便可用于對目標器件的編程配置和硬件實(shí)現。

4 結束語(yǔ)
本文采用自上而下的設計思想，并用FPGA實(shí)現了自適應濾波器。同時(shí)用MATIAB和OuartersⅡ混合仿真實(shí)現了LMS算法的設計方案。結果表明，該自適應濾波器具有良好的消燥能力。