基于HyperLynx的高速PECL交流耦合時(shí)鐘

引言

隨著(zhù)電子技術(shù)的不斷發(fā)展，數據的傳輸速度越來(lái)越快，高速時(shí)鐘的應用日益廣泛，如何保證時(shí)鐘在高速跳變過(guò)程中的信號完整性、抖動(dòng)、功耗等問(wèn)題，已逐漸成為關(guān)注的問(wèn)題。傳統的時(shí)鐘設計方法大多依靠經(jīng)驗和理論計算，但是隨著(zhù)時(shí)鐘頻率越來(lái)越高，時(shí)鐘的電磁環(huán)境日趨復雜，時(shí)鐘的傳輸線(xiàn)效應、過(guò)沖／欠沖、反射、振鈴效應、趨膚效應都成為影響時(shí)鐘設計的關(guān)鍵因素，只有使用現代科技手段，利用計算機的強大計算能力進(jìn)行仿真才能夠保證時(shí)鐘電路設計成功。 HyperLynx是Mentor(Graphics開(kāi)發(fā)的一款板級信號完整性的仿真工具。它可以進(jìn)行損耗傳輸線(xiàn)的精確仿真，支持IBIS模型和HSPICE模型，可以使用過(guò)孔模型，允許多種激勵源，可以分析信號的眼圖、抖動(dòng)以及EMC(電磁兼容性)輻射，用戶(hù)界面簡(jiǎn)單直觀(guān)。

在目前的高速時(shí)鐘的電平標準中，PECL(正電壓射極耦合邏輯)是應用較廣泛的一種，絕大多數高速ADC(A／D轉換器)、DAc(D／A轉換器)器件都支持這一時(shí)鐘電平。本文敘述。PECL的原理和常見(jiàn)端接方式，結合在A(yíng)Dc系統中的應用，使用HyperLynx工具對設計后的電路進(jìn)行仿真以驗證設計思想。

l PECL工作原理

PECL由EcL(射極耦合邏輯)標準發(fā)展而來(lái)，在PECL電路中省去了負電源，較EcL電路更便于使用。PECL信號的擺幅相對EcL要小，這使得該邏輯更適合于高速數據的串行或并行連接。

一個(gè)標準的PECL輸出極如圖1所示。

差分對管的射極通過(guò)電流源連接到地，差分對管驅動(dòng)一對射隨器以提供正、負輸出。輸出射隨器工作在正電源范圍內，其電流始終存在，這樣有利于提高開(kāi)關(guān)速度。LVPECL(低電壓。PECL)輸出極的標準輸出負載是接50 Ω電阻至Vcc一2 V的電平，在這種負載條件下，由于射隨器的基極一射極有0．7 V壓降，故輸出+與輸出一的靜態(tài)電平典型值為Vcc一1．3 V，0．7 V壓降加在50 Ω終端電阻上的電流為14 mA，可知輸出+與輸出一電流為14 mA。PECL結構的輸出阻抗典型值為4 Ω～5 Ω，表明它有很強的驅動(dòng)能力。2時(shí)鐘電路設計

下面根據具體應用進(jìn)行設計。首先從時(shí)鐘的發(fā)送端(輸出)和接收端(輸入)各自的特性著(zhù)手進(jìn)行設計。

2．1時(shí)鐘輸出結構

時(shí)鐘輸出端由時(shí)鐘扇出芯片ICS853011的一對輸出引腳擔任。ICS853011是一款將任意差分時(shí)鐘扇出為兩路PEcL電平的時(shí)鐘扇出芯片，其原理見(jiàn)圖2。

當其供電電壓為3．3 V時(shí)，其輸出電氣特性如表l所示，輸出高電平在2．295 V左右，輸出低電平在1．52 V左右，輸出峰峰值約為800 mV。