基于DDS的信號模擬器設計
加入技術(shù)交流群
第2路是由DDS調頻及頻率捷變信號產(chǎn)生器產(chǎn)生各種調頻(普通調頻、線(xiàn)性調頻和非線(xiàn)性調頻等)和頻率捷變信號，DDS工作模式為單音頻工作模式時(shí)，通過(guò)改寫(xiě)頻率控制字可實(shí)現跳頻和頻率捷變和頻率調制，工作模式為線(xiàn)性調頻模式時(shí)，通過(guò)設定起始頻率、頻率部進(jìn)和掃描時(shí)間，可實(shí)現線(xiàn)性調頻。
第3路是由DDS編碼及調制波形產(chǎn)生器產(chǎn)生各種編碼和調制信號，DDS的一個(gè)顯著(zhù)的特點(diǎn)就是在數字處理器的控制下能夠精確而快速地處理頻率和相位。DDS允許用戶(hù)對通過(guò)改寫(xiě)相位偏移控制字可實(shí)現相位的任意控制，碼元的產(chǎn)生完全由軟件靈活控制，可產(chǎn)生包括二相編碼(巴克碼、偽隨機碼)、多相制編碼等，并經(jīng)倍頻、濾波和放大后形成調制包絡(luò )信號。
最后來(lái)自第l路微波信號和第2路的變頻信號在微波上變頻器混頻，產(chǎn)生載頻信號，來(lái)自第3路的調制包絡(luò )信號和脈沖產(chǎn)生器產(chǎn)生的調制脈沖對載頻信號進(jìn)行調制，形成雷達信號，最后經(jīng)天線(xiàn)輸出。圖4、圖5為最后輸出的波形。本文引用地址：http://dyxdggzs.com/article/188298.htm
1．6 DDS硬件設計
1．6．1 硬件電路的組成
圖6為DDS模擬器硬件電路的組成原理。該信號模擬器主要由6個(gè)部分組成：電源電路、串行接口電路、下載電路、FPGA控制電路、AD9852外圍電路以及濾波電路。
1．6．2 AD9852外圍電路
如表1所示，在并行工作模式下，FPGA主要實(shí)現對AD9852以下各引腳的控制。
AD9852內部包括1個(gè)具有48位相位累加器、1個(gè)可編程時(shí)鐘倍頻器、1個(gè)反sinc濾波器、2個(gè)12位300 MHzDAC、1個(gè)高速模擬比較器以及接口邏輯電路。其主要性能特點(diǎn)如下：
(1)高達300 MHz的系統時(shí)鐘；
(2)能輸出一般調制信號，FSK、BPSK、PSK、CHIRP、AM等；
(3)100 MHz時(shí)具有80 dB的信噪比；
(4)內部有4*到20*的可編程時(shí)鐘倍頻器；
(5)2個(gè)48位頻率控制字寄存器，能夠實(shí)現很高的頻率分辨率。
(6)2個(gè)14位相位偏置寄存器，提供初始相位設置。
(7)帶有100 MHz的8位并行數據傳輸口或10 MHz的串行數據傳輸口。
評論