基于Xilinx FPGA的千兆以太網(wǎng)及E1信號的光纖傳輸
加入技術(shù)交流群
2 時(shí)鐘合成器
在實(shí)際設計中，高性能的通信質(zhì)量要求有高穩定性和高精度的時(shí)鐘源，而抖動(dòng)和頻偏是衡量時(shí)鐘源的兩個(gè)重要指標。RocketIO內部的工作時(shí)鐘需要將輸入時(shí)鐘經(jīng)過(guò)數十倍的倍頻，但其可容忍的時(shí)鐘偏差為40ps，因此建議選擇高精度的差分時(shí)鐘。當RocketIO在2.5Gb/s以上時(shí)，參考時(shí)鐘應采用差分輸入方式（例如LVDS、LVPECL），由專(zhuān)用差分時(shí)鐘引腳輸入，然后引到相同或相鄰通道中RocketIO的參考時(shí)鐘輸入端；當RocketIO在2.5Gb/s以下時(shí)，不要使用FPGA內部的DCM模塊來(lái)產(chǎn)生參考時(shí)鐘，因為經(jīng)過(guò)DCM倍頻的時(shí)鐘會(huì )引入較大的抖動(dòng)，使RocketIO的接收鎖相環(huán)無(wú)法穩定地鎖定發(fā)送時(shí)鐘。本文引用地址：http://dyxdggzs.com/article/187890.htm
當高精度時(shí)鐘輸入到FPGA中后，吉比特發(fā)送器對參考時(shí)鐘輸入管腳REFCLK的信號完成20倍倍頻操作后，來(lái)作為自己的工作時(shí)鐘。同樣，該倍頻器已集成在芯片中，不需要額外的組件。RXRECCLK和REFCLK二者之間沒(méi)有固定的相位關(guān)系，且都為專(zhuān)用時(shí)鐘信號，不能連接到其他管腳上作為他用。當使用4字節或1字節數據接收路徑時(shí)，RXUSRCLK和RXUSRCLK2具有不同的頻率，但是頻率低的時(shí)鐘下降沿要和頻率高的時(shí)鐘下降沿對齊。同樣的關(guān)系也適用于TXUSRCLK和TXUSRCLK2信號。
Rocket IO采集數據的同步時(shí)鐘則是通過(guò)時(shí)鐘/數據恢復電路來(lái)提取的，該電路由一個(gè)單片的PLL集成塊實(shí)現，不需要任何外部組件?；謴碗娐窂慕邮盏臄祿髦刑崛〕鰰r(shí)鐘的頻率和相位，并通過(guò)20倍分頻后送到輸出管腳RXRECCLK上。
時(shí)鐘和數據恢復器：如果沒(méi)有數據存在，時(shí)鐘/數據恢復器（CDR）電路會(huì )自動(dòng)鎖相到參考時(shí)鐘上。為了使操作達到最優(yōu)性能，參考時(shí)鐘的精度必須在100×10-6之內。同時(shí)要滿(mǎn)足供電系統的低噪聲。如果有數據，則恢復電路會(huì )自動(dòng)同步鎖相到輸入數據上。
發(fā)送器：發(fā)送器模塊包括發(fā)送接口、8b/10b編碼器、不均勻控制、發(fā)送FIFO、串行器、發(fā)送終端以及預加重電路。
接收器：接收器模塊主要包括解串器、接收終端和8b/10b解碼器。
光接口單元
光接口單元主要包括光發(fā)射模塊和數字光接收放大器模塊。它們的功能分別是將電脈沖信號變換成光脈沖信號和將接收到的衰減變形的微弱光脈沖信號通過(guò)光/電轉換成電脈沖信號。光發(fā)射模塊把符合數字光纖通信系統傳輸性能要求的光脈沖波形從光源組件的尾纖發(fā)射出去。光接收放大器模塊由PIN+FET和放大電路組成。它將微弱光脈沖信號經(jīng)O/E轉換，并給予足夠的放大，還原成原來(lái)的數字脈沖信號。
本設計選用飛通2.5Gb/s光模塊,中心波長(cháng)1550nm。傳輸距離可達40km。參考電路如圖6所示。
圖6 與光模塊連接示意圖
結束語(yǔ)
本文設計的基于Xilinx FPGA的千兆位以太網(wǎng)及E1信號的光纖傳輸系統采用Xilinx XC5VLX30T芯片，通過(guò)以太網(wǎng)測試儀和數據誤碼儀對本系統分別進(jìn)行性能測試，測試結果滿(mǎn)足設計要求，系統工作穩定。從而實(shí)現了千兆位以太網(wǎng)信號和E1信號的接入功能，為用戶(hù)搭建了一個(gè)大容量、多業(yè)務(wù)的傳輸平臺。
評論