NxN MIMO基站與外部時(shí)序參考同步

針對電信基站，系統架構師需要花費相當多的精力和時(shí)間設計高性能時(shí)鐘和正弦波振蕩電路。單芯片收發(fā)器雖然整合了許多此類(lèi)信號發(fā)生器，但仍然需要一個(gè)參考時(shí)鐘。一個(gè)網(wǎng)絡(luò )中的各基站一般相互同步，因此該參考時(shí)鐘必須與一個(gè)全網(wǎng)絡(luò )時(shí)序信號保持時(shí)序一致。本文討論一個(gè)高性能時(shí)鐘發(fā)生器如何配合一個(gè)或多個(gè)集成收發(fā)器工作，以便簡(jiǎn)化整體設計、降低復雜度和成本，同時(shí)實(shí)現出色的系統接收和發(fā)射性能。即使基站長(cháng)時(shí)間丟失時(shí)序參考信號，網(wǎng)絡(luò )中的所有其他基站仍能保持同步。

基站時(shí)鐘架構
最常提到的一個(gè)基站參數是其載波（或本振）頻率。產(chǎn)生本振的頻率合成器是基站的重要組成部分，但正如所有系統設計師都知道的那樣，本振只是基站需要的多個(gè)內部頻率中的一個(gè)。單就收發(fā)器而言，除了向混頻器級提供載波頻率的本振(LO)以外，數據轉換器需要采樣時(shí)鐘，數字濾波器需要時(shí)鐘，I/O總線(xiàn)則通常需要數據時(shí)鐘。

使用集成收發(fā)器，系統架構師可以節省大量設計時(shí)間和成本，如圖1中的虛線(xiàn)框所示。除了接收器和發(fā)射器電路以外，單芯片收發(fā)器還集成鎖相環(huán)(PLL)，以產(chǎn)生各種信號處理模塊所需的時(shí)鐘和正弦信號。不過(guò)，再高集成度的收發(fā)器也需要參考時(shí)鐘輸入。

諸如ADI公司AD9356和AD9357之類(lèi)的單芯片2×2多輸入/多輸出(MIMO)收發(fā)器，提供兩種不同的參考時(shí)鐘選項。一種是將一個(gè)外部晶振配合片內數字控制調整電路(DCXO)使用，另一種是為器件提供一個(gè)外部時(shí)鐘。AD9356/7接受32～48MHz范圍內的參考時(shí)鐘頻率。

用戶(hù)端設備(CPE)等用戶(hù)站使用基站所發(fā)送的信息與無(wú)線(xiàn)網(wǎng)絡(luò )同步。CPE設備會(huì )微調其本振頻率，同時(shí)也會(huì )與基站主時(shí)鐘保持時(shí)間同步。因此，上述外部晶振加DXCO選項是針對此應用的一種低成本、高性能解決方案。

基站會(huì )有其他要求。例如，運營(yíng)商通常要求特定網(wǎng)絡(luò )內所有站點(diǎn)的幀和符號邊界保持時(shí)序一致。由于基站負責向其相關(guān)用戶(hù)站提供時(shí)序信息，因此這一要求意味著(zhù)網(wǎng)絡(luò )內的所有基站必須鎖定至一個(gè)外部時(shí)序參考。系統架構師使基站同步的方法一般有兩種。一種方法是使用GPS接收機所提供的1pps（脈沖/秒）輸出，另一種方法則使用IEEE 1588標準所規定的網(wǎng)絡(luò )時(shí)序協(xié)議。無(wú)論何種情況，圖1所示的收發(fā)器參考時(shí)鐘輸入均與時(shí)序參考（例如，1pps GPS時(shí)鐘）同步。

基站參考時(shí)鐘設計考慮
如圖1所示，集成收發(fā)器將參考時(shí)鐘用作PLL的輸入。如果是RF PLL，基站會(huì )將參考時(shí)鐘倍乘至最高為L(cháng)O頻率。此乘法系數可以是8或更大。因此，為使收發(fā)器實(shí)現高性能，參考時(shí)鐘的相位噪聲必須非常低。

圖1 2x2 MIMO基站收發(fā)器架構