下變頻器件AD6620的原理及設計配置

在寫(xiě)寄存器的過(guò)程中，讀信號要保持高(失效)。RDY信號是AD6620給出的握手信號，它會(huì )在寫(xiě)信號WR有效之后變低，之后，根據目標寄存器的不同，將在寫(xiě)信號有效后最早3個(gè)周期內再次升高，以表明寫(xiě)入工作完成。
與寫(xiě)寄存器過(guò)程相似，在讀寄存器過(guò)程中，寫(xiě)信號也要保持高(失效)，RDY信號是AD6620給出的握手信號，它會(huì )在讀信號RD有效之后變低，之后再根據目標寄存器的不同，在讀信號有效后3個(gè)周期到5個(gè)周期內再次升高，以表明寫(xiě)入工作完成。有效數據會(huì )在第N+2個(gè)時(shí)鐘周期后穩定的保持在數據總線(xiàn)上。
為了使用FPGA來(lái)實(shí)現對AD6620的配置，在FPGA配置了一個(gè)FIFO以用于存放需要配置的所有寄存器的值。在RDY信號重新處于等待狀態(tài)時(shí)讀取該FIFO，可獲得下一個(gè)目標寄存器的地址和寄存器內的數據。
設計時(shí)可用QUARTUS II自帶的嵌入式邏輯分析儀SIGNAL-TAP來(lái)調試時(shí)序，以完成配置，圖1所示是一個(gè)完整的寄存器寫(xiě)周期的各信號線(xiàn)采樣時(shí)序波形。

配置成功后的AD6620工作情況如圖2所示，從圖2中可以看到AD6620的輸入數據和AD6620的I，Q兩路的數據輸出，同時(shí)也可以觀(guān)察到各級同步信號的脈沖波形。

6 結束語(yǔ)
本文對新型ADC器件AD6620使用中的重點(diǎn)和難點(diǎn)問(wèn)題，也就是AD6620的配置問(wèn)題，給出了其實(shí)現方法，該方法具有一定的參考價(jià)值。事實(shí)上。該方法中的所有配置均已通過(guò)FPGA仿真驗證。并在工作過(guò)程中按照實(shí)際運行情況通過(guò)了Signal-TapII測試。