0.6μmCMOS工藝全差分運算放大器的設計
加入技術(shù)交流群
2 電路仿真結果
采用HSPICE電路仿真工具，并利用上華0．6μm CMOS工藝模型參數，可對電路進(jìn)行仿真，仿真結果顯示：該運放的開(kāi)環(huán)直流增益為80 dB，相位裕度80度，單位增益帶寬74 MHz。圖4為其幅頻及相頻特性曲線(xiàn)。由圖4可見(jiàn)，電路功耗為1．9 mW；差動(dòng)輸出范圍為-2．48～2．5 V；電源電壓為2．5 V。
3 結束語(yǔ)
本文給出了一種低電壓全差分套筒式運算放大器的設計方法，同時(shí)對該設計方法進(jìn)行了仿真，從仿真結果可以看出，在保證高增益、低功耗的同時(shí)，該設計還可以滿(mǎn)足20 MHz流水線(xiàn)模數轉換器中運放的設計要求。
評論