9位100 MSPS流水線(xiàn)結構A／D轉換器的設計

圖7是采樣頻率為100 MHz，輸入信號在幅度為2．2 V、頻率為25 MHz情況下，對輸出信號做離散傅里葉變換(DFT)得到的頻譜圖。由圖可知，輸入信號頻率為25 MHz時(shí)無(wú)雜散動(dòng)態(tài)范圍(SFDR)為97．84 dB，完全滿(mǎn)足設計要求。
圖8是9位100 MSPS三級流水線(xiàn)A／D轉換器整體電路圖，采樣時(shí)鐘CP頻率為100 MHz，輸入信號為一個(gè)上升的斜波的正弦波，峰峰值為2．2 V。圖9和圖10分別為A／D轉換器的瞬態(tài)仿真結果和動(dòng)態(tài)仿真結果。

由仿真結果可以看出，電路具有良好的線(xiàn)性度，在整個(gè)輸入范圍內鮮見(jiàn)誤碼。典型的DNL為0.7LSB，INL為2.0LSB，滿(mǎn)足電路設計要求。

3 結語(yǔ)
本文設計了一個(gè)9位100 MHz低功耗流水線(xiàn)A／D轉換器電路。該A／D轉換器采用開(kāi)環(huán)結構的采樣保持電路提高了輸入帶寬，使用折疊結構子ADC，簡(jiǎn)化了電路結構，減小了芯片面積和功耗。該ADC有效輸入帶寬達到100 MHz。在奈奎斯特頻率范圍內，整個(gè)ADC的有效位數始終高于10位。在100 MHz采樣頻率下，電路的功耗僅為650 mW。