EEPW首頁(yè) >>
主題列表 >>
流水線(xiàn)結構
流水線(xiàn)結構 文章 進(jìn)入流水線(xiàn)結構技術(shù)社區
基 2 FFT 算法的模塊化硬件實(shí)現與比較
- 隨著(zhù)快速傅里葉變化(FFT)在信號處理應用領(lǐng)域的廣泛應用，不同場(chǎng)合對硬件實(shí)現的 FFT 算法結構提出了多樣化的要求，針對這種需求在硬件編程設計中將 FFT 分割成模塊化的三部分：數據存儲重排模塊、旋轉因子調用模塊、蝶形運算模塊。通過(guò)時(shí)序調用可組成不同結構的 FFT 處理器，實(shí)現流水結構與遞歸結構兩種方案，分別側重于處理速度與資源占用量?jì)煞矫娴膬?yōu)勢。在FPGA硬件設計中使用 Verilog 語(yǔ)言完成代碼編程，實(shí)現了兩種結構的 512 點(diǎn)基 2 算法的快速傅里葉變換，使用 Modelsim 完成功能仿真。與
- 關(guān)鍵字： FFT 硬件實(shí)現 基 2 算法 模塊化設計 流水線(xiàn)結構 遞歸結構 201902
高速定點(diǎn)FFT算法的FPGA設計方案
- 著(zhù)重討論基于FPGA的64點(diǎn)高速FFT算法的實(shí)現方法。采用高基數結構和流水線(xiàn)結構，大大提高了FFT處理器的運行速度。同時(shí)塊浮點(diǎn)結構的引入，也大幅減少了浮點(diǎn)操作占用FPGA器件的資源數目，兼顧了FPGA高精度、低資源、低功耗的特點(diǎn)。
- 關(guān)鍵字： 高速FFT算法 高基數結構 FPGA 流水線(xiàn)結構
LTE上行DFT/IDFT的一種設計實(shí)現
- MSL4163提供1MHz I2C串口，器件包括先進(jìn)的PWM引擎以及片上EEPROM等。主要用在電視和臺式電腦監視器、醫療、工業(yè)儀表和汽車(chē)音/視頻顯示器。本文介紹了MSL4163/MSL4164主要特性、方框圖和典型應用電路、級聯(lián)連接電路。
- 關(guān)鍵字： 3GPP協(xié)議 流水線(xiàn)結構 FPGA
A／D轉換器THS1206在紅外成像系統中的應用
- 摘要：本文介紹了一款高速率、高精度、基于流水線(xiàn)結構的A／D轉換芯片THS1206；并基于紅外成像系統，詳細介紹了該款芯片的基本結構、主要特點(diǎn)、應用要點(diǎn)及軟硬件設計方案。實(shí)際測試表明，THS1206較好地實(shí)現了紅外成像
- 關(guān)鍵字： A／D轉換器 流水線(xiàn)結構 紅外成像系統 高數據率
基于流水線(xiàn)結構的DDS多功能信號發(fā)生器設計
- 摘要：在應用FPGA進(jìn)行DDS系統設計過(guò)程中，選擇芯片的運行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運算要求看，系統速度指標的意義比面積指標更趨重要?；诖?，介紹了一種流水線(xiàn)結構來(lái)優(yōu)化傳統的相位累
- 關(guān)鍵字： DDS 流水線(xiàn)結構 多功能 信號發(fā)生器
9位100 MSPS流水線(xiàn)結構A／D轉換器的設計
- 提出一種采用三級流水線(xiàn)型結構的9位100 MSPS折疊式A／D轉換器，具體分析了其內部結構。電路使用0．6μm Bipolar工藝實(shí)現，由5 V／3．3V雙電源供電，經(jīng)優(yōu)化設計后，實(shí)現了9位精度。100MSPS的轉換速度，功耗為650mW，差分輸入范圍2．2V。給出了在Cadence Spectre的仿真結果，討論了流水線(xiàn)A／D轉換器設計的關(guān)鍵問(wèn)題。
- 關(guān)鍵字： MSPS 100 D轉換 流水線(xiàn)結構
TMS320C31和80C196雙CPU構成的高速實(shí)時(shí)控制
- TMS320C31和80C196雙CPU構成的高速實(shí)時(shí)控制,介紹了采用TMS320C31和80C196雙CPU構成的高速實(shí)時(shí)控制系統的基本構成,給出了TMS320C31、80C196與雙口RAM IDT7140之間的接口電路,IDT公司雙口RAM系列的中斷邏輯設計以及DPS與80C196之間采用雙口RAM進(jìn)行高速數據通信的
- 關(guān)鍵字：
DSP 雙口RAM 高速實(shí)時(shí) 中斷
DSP也稱(chēng)數字信號處理器。TMS320C31是TI公司的第三DSP芯片
它的基本結構包括：（1）程序文憑間與數據空間分開(kāi)的總線(xiàn)結構 可以對程序存儲器和數據存儲器這兩個(gè)獨立的存儲器進(jìn)行獨立編址、獨立訪(fǎng)問(wèn) （2）流水線(xiàn)結構 以三級流水線(xiàn)操作為例 在每個(gè)指令周期內 三條不同的指令都處于激活狀態(tài) 但處于不同的階段 分別為取指、譯碼和執行 （3）專(zhuān)用的硬件乘法器 使乘法可以在單周期內完成 （4）特殊的DSP指令 （5）快速的指令周期 可以達到33.3ns 即每秒能執行
基于FPGA的移位寄存器流水線(xiàn)結構FFT處理器設計與實(shí)
- 設計實(shí)現了基于FPGA的256點(diǎn)定點(diǎn)FFT處理器。處理器以基-2算法為基礎，通過(guò)采用高效的兩路輸入移位寄存器流水線(xiàn)結構，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數據吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設計的算法結構和各個(gè)模塊的實(shí)現。設計采用Verilog HDL作為硬件描述語(yǔ)言，采用QuartusⅡ設計仿真工具進(jìn)行設計、綜合和仿真，仿真結果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。
- 關(guān)鍵字： FPGA FFT 移位寄存器 流水線(xiàn)結構
一種可重構流水線(xiàn)結構模數轉換器的設計
- 摘 要： 設計了一種應用于多標準收發(fā)器的可重構流水線(xiàn)結構模數轉換器，通過(guò)一個(gè)重構配置控制信號動(dòng)態(tài)地配置采樣頻率的大小及分辨率的位數，以滿(mǎn)足不同標準及系統的需要。在設計中還采用了共源共柵兩級運放和差分
- 關(guān)鍵字： 可重構 流水線(xiàn)結構 模數轉換器
| 共9條 1/1 1 |
流水線(xiàn)結構介紹
您好，目前還沒(méi)有人創(chuàng )建詞條流水線(xiàn)結構!
歡迎您創(chuàng )建該詞條，闡述對流水線(xiàn)結構的理解，并與今后在此搜索流水線(xiàn)結構的朋友們分享。 創(chuàng )建詞條
歡迎您創(chuàng )建該詞條，闡述對流水線(xiàn)結構的理解，并與今后在此搜索流水線(xiàn)結構的朋友們分享。 創(chuàng )建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì )員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473