交織型采樣ADC的基本原理

簡(jiǎn)介

在當今的許多細分市場(chǎng)，交織型模數轉換器(ADC)在許多應用中都具有多項優(yōu)勢。在通信基礎設施中，存在著(zhù)一種推動(dòng)因素，使ADC的采樣速率不斷提高，以便支持多頻段、多載波無(wú)線(xiàn)電，除此之外滿(mǎn)足DPD（數字預失真）等線(xiàn)性化技術(shù)中更寬的帶寬要求。在軍事和航空航天領(lǐng)域，采樣速率更高的ADC可讓多功能系統用于通信、電子監控和雷達等多種應用中——此處僅舉數例。工業(yè)儀器儀表應用中始終需要采樣速率更高的ADC，以便充分精確地測量速度更高的信號。

首先，一定要準確地了解交織型ADC是什么。要了解交織，最好了解一下實(shí)際發(fā)生的情況以及它是如何實(shí)現的。有了基本的了解后，再討論交織的好處。當然，我們都知道，天下沒(méi)有免費的午餐，因此需要充分評估和驗證交織型采樣相關(guān)的技術(shù)難點(diǎn)。

圖1.兩個(gè)交織型100 MSPS ADC — 基本原理圖。

關(guān)于交織

若ADC為交織型，則兩個(gè)或兩個(gè)以上具有固定時(shí)鐘相位差關(guān)系的ADC用來(lái)同步采樣輸入信號，并產(chǎn)生組合輸出信號，使得采樣帶寬為單個(gè)ADC帶寬的數倍。利用m個(gè)ADC可讓有效采樣速率增加m倍。為簡(jiǎn)便起見(jiàn)并易于理解，我們重點(diǎn)考察兩個(gè)ADC的情況。這種情況下，如果兩個(gè)ADC的每一個(gè)采樣速率均為fS且呈交織型，則最終采樣速率為2× fS。這兩個(gè)ADC必須具有確定的時(shí)鐘相位差關(guān)系，才能正確交織。時(shí)鐘相位關(guān)系由等式1給出，其中：n是某個(gè)特定的ADC，m是ADC總數。

舉例而言，兩個(gè)ADC采樣速率均為100 MSPS且呈交織型，因此采樣速率為200 MSPS。此時(shí)，等式1可用來(lái)推導出兩個(gè)ADC的時(shí)鐘相位關(guān)系，如等式2和等式3。

注意，如果已知時(shí)鐘相位關(guān)系，便可確定不同量化值的組合輸出。圖1以圖形說(shuō)明時(shí)鐘相位關(guān)系，以及兩個(gè)100 MSPS交織型ADC的樣本結構。注意180°時(shí)鐘相位關(guān)系，以及樣本是如何交織的。輸入波形也可由兩個(gè)ADC進(jìn)行采樣。在這種情況下，采用經(jīng)過(guò)2分頻的200 MHz時(shí)鐘輸入，并所需的時(shí)鐘相位發(fā)送至每個(gè)ADC，便可實(shí)現交織。

此概念還可以另一種方式表達，如圖2所示。通過(guò)將這兩個(gè)100 MSPS ADC以交織方式組合，采樣速率便能增加至200 MSPS。這樣每個(gè)奈奎斯特區可以從50 MHz擴展到100 MHz，使工作時(shí)的可用帶寬翻倍。增加的工作帶寬可為多個(gè)市場(chǎng)領(lǐng)域的應用帶來(lái)諸多優(yōu)勢。無(wú)線(xiàn)電系統可以增加其支持的頻段數；雷達系統可以增加空間分辨率；而測量設備可以實(shí)現更高的模擬輸入帶寬。

圖2.兩個(gè)交織型100 MSPS ADC — 時(shí)鐘和樣本。

交織的優(yōu)勢

交織結構的優(yōu)勢可惠及多個(gè)細分市場(chǎng)。交織型ADC最大好處是增加了帶寬，因為ADC的奈奎斯特帶寬更寬了。同樣，我們舉兩個(gè)100 MSPS ADC交織以實(shí)現200 MSPS采樣速率的例子。圖3顯示通過(guò)交織兩個(gè)ADC，可以大幅增加帶寬。這為多種應用場(chǎng)景產(chǎn)生了諸多收益。就像蜂窩標準增加了通道帶寬和工作頻段數一樣，對ADC可用帶寬的要求也越來(lái)越高。此外，在軍事應用中，需要更好的空間識別能力以及增加后端通信的通道帶寬，這些都要求ADC提供更高的帶寬。由于這些領(lǐng)域對帶寬的要求越來(lái)越高，因此需要準確地測量這些信號。因此，為了正確地獲取和測量這些高帶寬信號，測量設備也需要更高的帶寬。很多設計中的系統要求其實(shí)領(lǐng)先于商用ADC技術(shù)。交織型結構可以彌補這一技術(shù)差距。

增加采樣速率能夠為這些應用提供更多的帶寬，而且頻率規劃更輕松，還能降低通常在A(yíng)DC輸入端使用抗混疊濾波器時(shí)帶來(lái)的復雜性和成本。面對這些優(yōu)勢，大家一定想知道需要為此付出什么代價(jià)。就像大多數事情一樣，天下沒(méi)有免費的午餐。交織型ADC具有更高的帶寬和其他有用的優(yōu)勢，但在處理交織型ADC時(shí)也會(huì )帶來(lái)一些挑戰。

圖3.兩個(gè)交織型ADC——奈奎斯特區

交織型ADC的挑戰

在交織組合ADC時(shí)存在一些挑戰，還有一些注意事項。由于與交織型ADC相關(guān)的缺陷，輸出頻譜中會(huì )出現雜散。這些缺陷基本上是兩個(gè)正在交織的ADC之間不匹配。輸出頻譜中的雜散導致的基本不匹配有四種。包括失調不匹配、增益不匹配、時(shí)序不匹配和帶寬不匹配。

其中最容易理解的可能是兩個(gè)ADC之間的失調不匹配。每個(gè)ADC都會(huì )有一個(gè)相關(guān)的直流失調值。當兩個(gè)ADC交織并在兩個(gè)ADC之間來(lái)回交替采樣時(shí)，每個(gè)連續采樣的直流失調會(huì )發(fā)生變化。圖4舉例說(shuō)明了每個(gè)ADC如何具有自己的直流失調，以及交織輸出如何有效地在這兩個(gè)直流失調值之間來(lái)回切換。輸出以fS/2的速率在這些失調值之間切換，將導致位于fS/2的輸出頻譜中產(chǎn)生雜散。由于不匹配本身沒(méi)有頻率分量，并且僅為直流，因此出現在輸出頻譜中的雜散頻率僅取決于采樣頻率，并將始終出現在fS/2頻率下。雜散的幅度取決于A(yíng)DC之間失調不匹配的幅度。不匹配值越大，雜散值就越大。為了盡可能減少失調不匹配導致的雜散，不需要完全消除每個(gè)ADC中的直流失調。這樣做會(huì )濾除信號中的所有直流成分，不適合使用零中頻(ZIF)架構的系統，該架構信號成分復雜，DC量實(shí)際是有用信號。相反，更合適的技術(shù)是讓其中一個(gè)ADC的失調與另一個(gè)ADC匹配。選擇一個(gè)ADC的失調作為基準，另一個(gè)ADC的失調設置為盡可能接近的值。失調值的匹配度越高，在fS/2產(chǎn)生的雜散就越低。

交織時(shí)要注意的第二個(gè)不匹配是ADC之間的增益不匹配。圖5顯示了兩個(gè)交織型轉換器之間的增益不匹配。在這種情況下，有一個(gè)不匹配頻率分量。為了觀(guān)察這種不匹配，必須向ADC施加信號。對于失調不匹配，無(wú)需信號即可查看兩個(gè)ADC的固有直流失調。對于增益不匹配，如果不存在信號，就無(wú)法測量增益不匹配，因而無(wú)法了解增益不匹配。增益不匹配將會(huì )產(chǎn)生與輸入頻率和采樣速率相關(guān)的輸出頻譜雜散，出現在fS/2 ± fIN處。為了最大程度地降低增益不匹配引起的雜散，采用了與失調不匹配類(lèi)似的策略。選擇其中一個(gè)ADC的增益作為基準，另一個(gè)ADC的增益設置為盡可能接近的值。每個(gè)ADC增益值的匹配度越高，輸出頻譜中產(chǎn)生的雜散就越小。

接下來(lái)，我們必須探討兩個(gè)ADC之間的時(shí)序不匹配。時(shí)序不匹配有兩個(gè)分量：ADC模擬部分的群延遲和時(shí)鐘相位偏差。ADC中的模擬電路具有相關(guān)的群延遲，兩個(gè)ADC的群延遲值可能不同。此外還有時(shí)鐘相位偏差，它也包括兩個(gè)分量：各ADC的孔徑不確定性和一個(gè)與輸入各轉換器的時(shí)鐘相位精度相關(guān)的分量。圖6以圖形說(shuō)明ADC時(shí)序不匹配的機制和影響。與增益不匹配雜散相似，時(shí)序不匹配雜散也與輸入頻率和采樣速率呈函數關(guān)系，出現在fS/2 ± fIN處。

圖4.失調不匹配

為了盡可能降低時(shí)序不匹配引起的雜散，需要利用合適的電路設計技術(shù)使各轉換器模擬部分的群延遲恰當匹配。此外，時(shí)鐘路徑設計必須盡量一致以使孔徑不確定性差異最小。最后，必須精確控制時(shí)鐘相位關(guān)系，使得兩個(gè)輸入時(shí)鐘盡可能相差180°。與其他不匹配一樣，目標是盡量消除引起時(shí)序不匹配的機制。

最后一個(gè)不匹配可能最難理解和處理：帶寬不匹配。如圖7所示，帶寬不匹配具有增益和相位/頻率分量。這使得解決帶寬不匹配問(wèn)題變得更為困難，因為它含有另外兩個(gè)不匹配參數的分量。然而，在帶寬不匹配中，我們可在不同的頻率下看到不同增益值。此外，帶寬具有時(shí)序分量，使不同頻率下的信號通過(guò)每個(gè)轉換器時(shí)具有不同的延遲。出色的電路設計和布局布線(xiàn)實(shí)踐是減少ADC間帶寬失配的最好方法。ADC之間的匹配越好，則產(chǎn)生的雜散就越少。正如增益和時(shí)序不匹配會(huì )導致在輸出頻譜的fS/2 ± fIN處產(chǎn)生雜散一樣，帶寬不匹配也會(huì )在相同頻率處產(chǎn)生雜散。

圖5.增益不匹配

現在我們已經(jīng)討論了交織ADC時(shí)引起問(wèn)題的四種不同的不匹配，可以發(fā)現有一個(gè)共性。四個(gè)不匹配中有三個(gè)會(huì )在輸出頻譜的fS/2 ± fIN處產(chǎn)生雜散。失調不匹配雜散很容易識別，因為只有它位于fS/2處，并可輕松地進(jìn)行補償。增益、時(shí)序和帶寬不匹配都會(huì )在輸出頻譜的fS/2 ± fIN處產(chǎn)生雜散；因此，隨之而來(lái)的問(wèn)題是：如何確定它們各自的影響。圖8以簡(jiǎn)單的圖形方式指導如何從交織型ADC的不同不匹配中識別雜散來(lái)源。

如果只是考察增益不匹配，那么它就是一個(gè)低頻（或直流）類(lèi)型的不匹配。通過(guò)在直流附近執行低頻增益測量，然后在較高的頻率處執行增益測量，可將帶寬不匹配的增益分量與增益不匹配分離。增益不匹配與頻率無(wú)函數關(guān)系，而帶寬不匹配的增益分量與頻率呈函數關(guān)系。對于時(shí)序不匹配，可以采用類(lèi)似的方法。在直流附近執行低頻測量，然后在較高的頻率下執行后續測量，以便將帶寬不匹配的時(shí)序分量與時(shí)序不匹配分離。

圖6.時(shí)序不匹配

結論

最新通信系統設計、尖端雷達技術(shù)和超高帶寬測量設備似乎始終領(lǐng)先于現有的ADC技術(shù)。在這些需求的推動(dòng)下，ADC的用戶(hù)和制造商都想方設法，試圖跟上這些需求的步伐。與提高典型ADC轉換速率的傳統方式相比，交織型ADC可以更快的速度實(shí)現更寬的帶寬。將兩個(gè)或更多ADC交織起來(lái)，可以增加可用帶寬，并以更快的速度滿(mǎn)足系統設計要求。然而，交織型ADC并非沒(méi)有代價(jià)，ADC之間的不匹配不容忽視。雖然不匹配確實(shí)存在，但了解其本質(zhì)及如何正確處理它們，設計人員就能更加明智地利用這些交織型ADC，并滿(mǎn)足最新系統設計不斷增長(cháng)的要求。

圖7.帶寬不匹配

參考文獻

Had、Jim、Mark Looney和Rob Reeder?！?nbsp;推動(dòng) 多通道 模數轉換器技術(shù)發(fā)展 ?！薄赌M對話(huà)》，第39卷第5期，2005年5月。

圖8.交織型不匹配的相互關(guān)系

作者簡(jiǎn)介

Jonathan Harris是ADI公司高速轉換器部（北卡羅來(lái)納州格林斯博羅）的一名產(chǎn)品應用工程師。作為一名產(chǎn)品支持應用工程師，他在射頻業(yè)擁有超過(guò)七年的經(jīng)驗。Jonathan擁有奧本大學(xué)電子工程碩士學(xué)位和北卡羅來(lái)納大學(xué)夏洛特分校電子工程學(xué)士學(xué)位。平時(shí)喜歡移動(dòng)音頻、nitro RC、大學(xué)橄欖球，以及陪伴兩個(gè)孩子。