0．6 V CMOS軌至軌運算放大器

摘要：為適應低壓低功耗設計的應用，設計了一種超低電源電壓的軌至軌CMOS運算放大器。采用N溝道差分對和共模電平偏移的P溝道差分對來(lái)實(shí)現軌至軌信號輸入。當輸入信號的共模電平處于中間時(shí)，P溝道差分對的輸入共模電平會(huì )由共模電平偏移電路降低，以使得P溝道差分對工作。采用對稱(chēng)運算放大器結構，并結合電平偏移電路來(lái)構成互補輸入差分對。采用0．13 μm的CMOS工藝制程，在0．6 V電源電壓下，HSp-ice模擬結果表明，帶1O pF電容負載時(shí)，運算放大器能實(shí)現軌至軌輸入，其性能為：功耗390μW，直流增益60 dB，單位增益帶寬22 MHz，相位裕度80°。
關(guān)鍵詞：軌至軌；運算放大器；CMOS；模擬電路

0 引言
隨著(zhù)便攜式消費電子產(chǎn)品應用的持續增長(cháng)，降低功耗和低電源電壓成為CMOS運算放大器的設計趨勢。在低壓下工作時(shí)，一般采用互補差分輸入對來(lái)實(shí)現軌至軌的信號輸入，但是，其電源電壓被限制在必須大于兩倍閾值電壓與兩倍過(guò)驅動(dòng)電壓之和。
為了使運算放大器能工作在更低電源電壓下，現有的方法是，采用體驅動(dòng)晶體管、雙p溝道差分輸入對、輸入信號重整、弱反型區和輸入共模電平偏移技術(shù)。體驅動(dòng)晶體管和弱反型區晶體管的跨導較小且頻率響應性能較差。對當輸入共模電平低時(shí)，2個(gè)P溝道差分輸入對都同時(shí)開(kāi)啟，這樣會(huì )導致差分對的尾電流在共模電平高和低時(shí)不相等，因此，這種電路在軌至軌輸入信號下很難實(shí)現恒定增益。輸入信號重整電路用來(lái)控制共模(CM)電平，但是由于反饋的引入，可能會(huì )導致信號的非線(xiàn)性。共模電平偏移是采用標準CMOS工藝制程來(lái)實(shí)現軌至軌輸入信號的好方法，但是要在超低電源電壓下工作(例如0．6 V)，該還電路需要進(jìn)行一些改進(jìn)。

1 路結構和工作原理
如圖1所示，普通的互補差分輸入對雖然能夠獲得軌至軌輸入信號，但是，其電源電壓不能低于2(VTH+VOD)，其中表示VTH閾值電壓，VOD表示過(guò)驅動(dòng)電壓，可以看出在中間部分，會(huì )出現截至區(Dead Zone)。

圖2是動(dòng)態(tài)共模電平偏移(Level Shft)的電路結構示意圖，其與文獻的不同之處是，對輸入共模電平在中間或者低電平時(shí)，僅僅PMOS差分對開(kāi)啟，對輸入共模電平在高電平時(shí)，NMOS差分對開(kāi)啟。在設計過(guò)程中，表明這種電路結構更加適合于超低電源電壓下工作?；パa差分對的輸入共模電平可以表示為：

其中Vin,n,cm和Vin,p,cm分別是內部NMOS和PMOS差分對輸入端的共模電平，Vin,cm是外部輸入端Vin1和Vin2的共模電平。