低噪聲放大器的兩種設計方法
加入技術(shù)交流群
3 以噪聲系數為主兼顧增益為設計目標方案的仿真
3．1 輸入匹配電路設計
如果選擇基板材料為環(huán)氧玻璃FR-4基板，介電常數為4．3，厚度為0．8 mm，則2．1 GHz時(shí)的晶體管輸入阻抗為1 6．827-j16．041。采用上述匹配電路生成方法，輸入匹配電路采用ADS設計向導中的單支節模塊來(lái)設計?？梢院芸斓玫綀D8中的匹配電路。如圖9所示，圖中m6=50(0．927+j0．001)。與50 Ω的非常接近，所以得出的輸入端匹配情況比較合理。
3．2 輸出匹配電路設計
在完成輸入匹配電路設計之后，可以對輸出匹配電路進(jìn)行設計。在此充分發(fā)揮CAD軟件的優(yōu)勢，借助優(yōu)化的方法來(lái)實(shí)現?；具^(guò)程如下：
將輸入匹配電路的結果添加到圖10中，并在晶體管輸出端添加如圖所示的微帶。調出優(yōu)化控件，并將優(yōu)化的目標設置為dB(S(11))為-20，dB(S(22))為-15。本文引用地址：http://dyxdggzs.com/article/187557.htm
在優(yōu)化開(kāi)始時(shí)，先將TL1，TL2，TL3寬度設置為61．394 mil，這是為了保障在考慮到板材、板材厚度等因素下微帶線(xiàn)的特性阻抗為50 Ω。預設TL1，TL2，TL3的長(cháng)度，優(yōu)化一次后，刷新結果，觀(guān)察各種圖表的指標是否更好，數值是否達到設置的最大值，如果達到最大值，再次改變設置值重新優(yōu)化。反復多次后，將會(huì )達到再次改變這幾個(gè)數值，若改變后對于各種指標作用不大，可以嘗試改變電阻和輸入匹配的數值再進(jìn)行優(yōu)化。
通過(guò)多次調試發(fā)現，R1設為15 Ω，以及加上TL7后，增益和噪聲系數以及輸入輸出駐波比效果更好。仿真電路原理圖及優(yōu)化控件和目標控件如圖10所示。
3．3 仿真結果
觀(guān)察最后的仿真結果可以看到，增益為15．816 dB；噪聲系數為0．708，該指標均比定性分析時(shí)的都要好，其他性能指標如圖11所示。
4 結語(yǔ)
通過(guò)對晶體管進(jìn)行定性分析，可以根據實(shí)際需要選擇低噪聲前置放大器的設計方案，第一種方案的最佳噪聲系數是以犧牲增益而得到的；第二種方案是以提高噪聲系數為代價(jià)，降低駐波比VSWR的值得到的。2種方法利用計算機輔助設計工具均可以快速實(shí)現，各有各自的存在價(jià)值，這在很多場(chǎng)合都得到了應用。
評論