一種基于數字預失真平臺的推進(jìn)算法研究

引言

　　在巨大的市場(chǎng)壓力之下，高功率無(wú)線(xiàn)電設計似乎顯得比以往任何時(shí)候都更具成本效益。其中，最重要組成部分便是發(fā)射機效率。簡(jiǎn)單看一下功率放大器（PA）的傳遞函數，就會(huì )發(fā)現線(xiàn)性度與電源效率之間存在根本的對立關(guān)系。在飽和狀態(tài)下工作時(shí)，PA晶體管的電源效率最高，但線(xiàn)性度不佳。非線(xiàn)性會(huì )使頻譜擴展到信號帶寬以外，從而干擾相鄰通道，降低鄰道泄漏比（ACLR）性能。在信號帶寬內，放大器非線(xiàn)性也會(huì )導致失真增加，從而降低接收機的誤差矢量幅度（EVM）性能，使誤碼率（BER）增大。

　　為了滿(mǎn)足空中接口的線(xiàn)性度和頻譜要求，降低功率放大器的輸入信號電平，使其在傳遞曲線(xiàn)的線(xiàn)性部分工作，但這會(huì )導致電源效率不佳。這種方法雖然簡(jiǎn)單，但會(huì )增加系統成本；為了實(shí)現所需的功率輸出，必須使用更大、更昂貴的PA。在典型的3G移動(dòng)基站收發(fā)臺（BTS）中，發(fā)射效率低于10%，這意味著(zhù)90%以上的直流功率轉化成了熱量而沒(méi)有得到利用。

　　1 數字預失真技術(shù)

　　對于這個(gè)兩難問(wèn)題，更具成本效益的解決方案是采用設計巧妙的DSP。利用數字預失真（DPD）這種技術(shù)，可以通過(guò)使發(fā)射信號預失真來(lái)滿(mǎn)足頻譜要求，同時(shí)讓工作在高效率飽和區的PA晶體管有效線(xiàn)性化。DPD需要一個(gè)觀(guān)測接收機，通過(guò)其中的高帶寬ADC，對PA輸出的耦合版本進(jìn)行下變頻處理。發(fā)射波形的數字版本與接收波形相比較，由自適應算法計算或更新一系列參數，以便預加載下一個(gè)發(fā)射波形。當自適應算法收斂時(shí)，即使PA工作在傳遞函數的高度非線(xiàn)性部分，發(fā)射機輸出也實(shí)現了線(xiàn)性化。DPD可將發(fā)射機效率從10%以下提高到35%以上，具體取決于所用的算法和功率放大器拓撲結構。

　　包含DPD等復雜閉環(huán)算法的無(wú)線(xiàn)電系統設計不能孤立地進(jìn)行。針對信號鏈的模擬行為和PA的電氣與熱記憶效應進(jìn)行建模也不是一件容易的事。失真機制的數量會(huì )隨著(zhù)非線(xiàn)性階數的提高而迅速增加，這意味著(zhù)PA的輸入驅動(dòng)電平可能會(huì )顯著(zhù)改變失真行為。一款完整的閉環(huán)估算平臺對于優(yōu)化給定PA的DPD算法可謂無(wú)價(jià)之寶。

　　ADI公司已開(kāi)發(fā)出3G/4G兼容發(fā)射無(wú)線(xiàn)電平臺，支持無(wú)線(xiàn)基礎設施設備的設計人員利用功率放大器和數字預失真技術(shù)估算閉環(huán)性能結果。這款混合信號數字預失真平臺（MSDPD）如圖1所示，它將高性能線(xiàn)性和混合信號器件組合成先進(jìn)的發(fā)射機和DPD觀(guān)測接收機。

　　圖1：混合信號數字預失真（MSDPD）開(kāi)發(fā)板

　　2 DPD平臺的FPGA優(yōu)勢

　　當今許多DPD用戶(hù)使用的解決方案要么基于固定功能ASIC，要么基于FPGA。FPGA具有可編程能力，因此用戶(hù)能夠靈活地優(yōu)化解決方案，并能夠適應數據轉換器和功率晶體管技術(shù)的未來(lái)發(fā)展。固定功能ASIC則不允許設計人員輕易改變算法或支持不同版本的標準?？删幊唐骷暮锰幨强梢约铀佼a(chǎn)品上市，靈活且經(jīng)濟有效地適應新標準和發(fā)展中的標準，而不必像ASIC那樣需要重新設計。

　　隨著(zhù)FPGA技術(shù)的進(jìn)步，現在使用一個(gè)FPGA器件就能實(shí)現整個(gè)無(wú)線(xiàn)電調制解調器，并支持多種標準和多天線(xiàn)，因此可以省去許多信號處理和連接IC，電路板空間得以縮小，BOM成本得以降低。此外，這種集成度讓業(yè)界離軟件無(wú)線(xiàn)電（SDR）又近了一步，有助于設備制造商快速響應網(wǎng)絡(luò )提供商的需求。

　　MSDPD開(kāi)發(fā)平臺是市場(chǎng)上僅有的一款為無(wú)線(xiàn)基礎設施設備的設計人員提供FPGA功能的解決方案。MSDPD板能夠與多種FPGA開(kāi)發(fā)套件無(wú)縫連接：通過(guò)HSMC接口使用Altera Stratix IV，以及通過(guò)FMC接口使用Xilinx Virtex 6。直接與FPGA接口為設計人員提供了一個(gè)即時(shí)便捷框架，可以快速估算第三方DPD算法，或者通過(guò)簡(jiǎn)單的FPGA重新編程，在一個(gè)閉環(huán)環(huán)境中設計并優(yōu)化自己的算法。