利用特殊應用模擬開(kāi)關(guān)改進(jìn)便攜式設計
基于兩個(gè)主要原因,這種設計中需要使用低導通電容的開(kāi)關(guān)。首先,由于基帶處理器和高速USB控制器輸出共享連接器側的相同D+/D-引腳,因此當手機進(jìn)入高速USB 2.0模式(諸如音樂(lè )下載或閃存功能)時(shí),必須降低基帶USB1.1/2.0全速控制器的輸出電容。D+/D-線(xiàn)上的任何額外電容都會(huì )損害高速USB信號的眼開(kāi)度。其次,在高速USB模式時(shí),D+/D-線(xiàn)上懸接的額外走線(xiàn)必須截除以有效避免480Mbps USB信號快速的上升/下降沿引起的信號反射。
由于單個(gè)USB端口要同時(shí)給充電器和數據功能使用,因此在目前的設計中充電器檢測功能已經(jīng)非常普及。傳統方案是把D+/D-線(xiàn)饋至內部A/D轉換器以確定D+/D-線(xiàn)是否短路。如前所述,該方案的主要局限是基帶處理器GPIO端口的高輸入電容將在數據線(xiàn)上增加額外的容抗,這種新增加的容抗將對高數據速率下信號的有效觸發(fā)產(chǎn)生極為不利的影響,而該指標是USB 2.0一致性測試的一部分(例如USB 2.0信號的480 Mbps)。當然,這種方法的另外一個(gè)缺點(diǎn)是還占用了系統A/D轉換器的資源。
在這些應用中,為實(shí)現充電器檢測和全速USB控制器輸出電容的隔離,需要帶超低內部電容檢測電路的USB開(kāi)關(guān)。同時(shí),用來(lái)決定選擇哪條USB通道作為輸出的USB通道選擇腳(圖2中的S腳)必須能識別1.8 V 和3 V邏輯輸入(注意:在基帶處理器GPIO輸出中1.8 V 和3 V都相當常用)。
傳統的開(kāi)關(guān)選擇腳可以接受高達2.0 V (TTL邏輯)的輸入“高”(Vih)電平,當開(kāi)關(guān)電源(VCC)直接取自電池時(shí),該電平可導致嚴重的漏電流。借助能識別1.8 V輸入邏輯電平的能力,還可以省去外接電平轉換器件,從而允許設計人員進(jìn)一步降低材料成本。例如,飛兆的FSUSB45等IC就具有超低導通電容(7pF)和小尺寸(1.4×1.8 mm)以及充電器檢測功能和1.8 V控制邏輯識別等特性,能夠很好地滿(mǎn)足USB數據通路開(kāi)關(guān)設計的需要。
本文小結
模擬開(kāi)關(guān)應用一直在從單純的音頻開(kāi)關(guān)功能向更先進(jìn)的產(chǎn)品發(fā)展,這些先進(jìn)產(chǎn)品可以同時(shí)提供增值設計特性和強大的I/O到地的ESD能力。隨著(zhù)諸如MP3/MP4播放器和GPS/WiFi功能等多媒體特性在最終應用中的普及,設計人員需要應用性更加特殊的開(kāi)關(guān),這樣不僅可以提供低失真的開(kāi)關(guān)通道,同時(shí)能夠解決標準一致性測試所面臨的設計挑戰。另外,這些開(kāi)關(guān)還能降低材料成本,并顯著(zhù)縮短產(chǎn)品上市時(shí)間。本文引用地址:http://dyxdggzs.com/article/187448.htm
評論