Δ-Σ ADC噪聲與數據速率的關(guān)系

本文是對 Δ－Σ ADC 內部工作原理進(jìn)行簡(jiǎn)要概述的最后一部分。您已經(jīng)了解了調制器在某個(gè)特定時(shí)間和頻率域中如何工作，以及如何在高頻中形成轉換量化噪聲。該調制器實(shí)施了一個(gè)過(guò)采樣系統，該采樣系統擁有一個(gè)積分器和負反饋。另外，您還閱讀了解了一些與數字/抽取濾波器內部工作原理相關(guān)的信息。這種濾波器降低了調制器數字 1 位流中的高頻噪聲，同時(shí)將數字化的輸入信號以低數據速率傳輸至轉換器輸出。這兩種模塊的組合便得到了一款高精度 ADC（請參見(jiàn)參考書(shū)目 1、參考書(shū)目 2 以及參考書(shū)目 3）。

　　不管使用何種轉換器，實(shí)際精度都與 ADC 傳輸的位數相等。當涉及信號噪聲時(shí)，“有效精度”就是對模數轉換有用位的描述。有效精度等于 ADC 的有效位數。調制器 FS（采樣速率）和 FD（輸出數據速率）的比決定了抽取或過(guò)采樣，比率，其會(huì )直接影響有效精度。抽取比的范圍介于 4～32,768 之間，其與每個(gè)數據輸出調制器采樣的數目相等。

　　請看下面圖 1 中的頻譜。假設輸出數據速率為調制器采樣頻率的一小部分（請參見(jiàn)圖 1a），0～FD 的輸入頻率均在輸出信號頻帶中。由于噪聲水平較低，因此有效精度較高。FD 的更高頻率不但增加了轉換器的輸出數據速率，而且還降低了有效精度。雖然調制器的大部分噪聲都出現在更高頻率中，但是您獲得的有效精度仍然較低（請參見(jiàn)圖 1b）。圖 1c 就顯示了一個(gè)關(guān)于抽取比與采樣 ADC 有效精度之間關(guān)系的例子。

　　在不改變有效精度的條件下，提高輸出數據速率的一種方法就是提高調制器的采樣速率。您可以通過(guò)提高 Δ－Σ ADC 的主時(shí)鐘速率來(lái)提高這一速率。使用恒定抽取比后，采樣速率和功耗同時(shí)升高。此外，大多數轉換器都擁有采樣速率的實(shí)際極限，超過(guò)這一極限后其將無(wú)法正常地工作。抽取比和有效精度之間存在著(zhù)緊密的聯(lián)系。保持采樣速率恒定不變并保持較低的數據速率，能夠讓您獲得較高的轉換器輸出有效精度。