WCSP 在克服各種挑戰的同時(shí)不斷發(fā)展

新一代 WCSP 將側重于封裝的掩模組減少。掩模減少，可以實(shí)現更短的產(chǎn)品上市時(shí)間和更低的封裝成本。但是，必須要在不犧牲電遷移和 BLR 的情況下實(shí)現這種轉變。在 WCSP 中，我們習慣上認為最必需的一層是凸塊底部金屬層，其會(huì )減緩焊料中錫和 RDL 之間的反應。進(jìn)一步來(lái)說(shuō)，擴散阻隔層將會(huì )與重分布層混合，從而除去 UBM 層。

圖 1 晶圓制造廠(chǎng) RDL（直接位于硅鋁焊盤(pán)上的凸塊）
設計。WCSP 供應商在從焊盤(pán)到區域陣列范圍 (area array pattern) 的什么地方構建布線(xiàn)所需的 RDL 存在爭議。晶圓加工廠(chǎng)方法（請參見(jiàn)圖 1）中，通常將一個(gè)額外增加的鋁層用于這種連接。這種方法的缺點(diǎn)是凸塊支持會(huì )占用很多的頂層金屬面積。

圖 2 凸塊晶圓廠(chǎng) RDL（RDL 線(xiàn)跡上的凸塊）

最常見(jiàn)是使用銅的凸塊晶圓廠(chǎng)RDL（請參見(jiàn)圖 2）方法。這種方法具有更高的電流密度和可靠性，因為可以使用更厚的電介質(zhì)和金屬層。凸塊晶圓廠(chǎng) RDL 還允許將出貨晶圓分成不同的封裝類(lèi)型，包括傳統的引線(xiàn)接合封裝或者 WCSP，其為產(chǎn)品開(kāi)發(fā)階段理想的選擇，因為可以很容易地生產(chǎn)電氣特性的快速批量樣片。相同器件可以使用不同方法時(shí)，客戶(hù)會(huì )根據散熱額定值、單價(jià)以及最適合其應用的尺寸來(lái)選擇某種封裝。未來(lái)，隨著(zhù)晶圓廠(chǎng)采用一些創(chuàng )新型銅工藝解決方案/結構，并增加更厚的電介質(zhì)容量，業(yè)界對于從單獨凸焊廠(chǎng)向晶圓廠(chǎng)轉移的這一過(guò)程可能會(huì )進(jìn)行重新評估。

另一個(gè)重要的挑戰是了解 RDL 布局對 RF 性能的影響。作為協(xié)同設計努力的一個(gè)部分，IC 處于平面布局說(shuō)明時(shí)就必須對 RDL 進(jìn)行設計，旨在優(yōu)化器件性能。另外，必須遵循一種結構化的協(xié)同設計方法，以保證電氣性能和機械可靠性，因為組件焊球的位置也在平面布局期間確定。多種封裝配置（WCSP、引線(xiàn)接合 BGA、倒裝片 BGA）中相同硅設計的使用，也可以在結構化協(xié)同設計嘗試期間確定。

隨著(zhù)硅節點(diǎn)的技術(shù)進(jìn)步以及裸片尺寸的縮小，我們必須注意其他一些挑戰。我們必須理解低介電常數 (low-k) 電介質(zhì)的 WCSP 完整性、劃片街區 (saw streets) 寬度減少以及多個(gè)晶圓廠(chǎng)和組裝廠(chǎng)的整合，目的是確保 WCSP 封裝的完整性和可靠性得到維持。
更多挑戰

測試。典型 WCSP 工藝的一個(gè)常見(jiàn)問(wèn)題是缺少最終封裝測試。大多數情況下，最終電氣測試都是在凸塊回流后在晶圓層進(jìn)行。因此，在制造過(guò)程的這一“后端”部分，必須進(jìn)行高強度的目視檢查，其包括激光標記、切割和封裝。隨著(zhù)這種封裝進(jìn)入汽車(chē)和醫療行業(yè)，工藝控制和質(zhì)量檢查系統便成為必需。

晶圓承載。從合格制造到 SMT 組裝的整個(gè)過(guò)程期間，正確的 WCSP 器件承載都至關(guān)重要。為了確保 WCSP 生產(chǎn)期間較高的組裝良率，很重要的一點(diǎn)就是將所有過(guò)程步驟都實(shí)現自動(dòng)化，從而保證操作員晶圓承載從少到無(wú)。在合格檢查期間，在應力測試和電氣測試之間承載器件時(shí)，使用試片板等臨時(shí)載板可以幫助防止對器件的損壞。WCSP組件一般在切割成形以前以晶圓形式測試，其有助于避免承載單個(gè)封裝帶來(lái)的器件損壞。

隨著(zhù) WCSP 封裝厚度不斷減小來(lái)滿(mǎn)足終端客戶(hù)高度要求，晶圓承載變得越來(lái)越重要，同時(shí)也越來(lái)越富有挑戰性。更薄的 WCSP 封裝意味著(zhù)更薄的晶圓，其在 WCSP 制造過(guò)程期間導致晶圓彎曲變形。另外，終端客戶(hù) SMT 工藝必須能夠在沒(méi)有組裝損壞的情況下承載薄硅片。
未來(lái)趨勢

隨著(zhù) WCSP 的發(fā)展，我們將見(jiàn)證 TSV 互連技術(shù)的融合，其提供有源端到裸片后端的電氣連接。這種能力允許 IC 或者其他組件（MEMS、無(wú)源組件等）堆疊，從而構建起高集成度的芯片組或者系統級封裝 (SiP) 系統。

針對 CMOS 圖像傳感器 (CIS) 和 MEMS 產(chǎn)品的一些 TSV 型解決方案已經(jīng)投產(chǎn)，同時(shí)將這種技術(shù)用于那些要求高性能、低功耗、異構功能集成、小體積和低成本的產(chǎn)品應用很有益處。