基于智能手機系統架構優(yōu)化的低功耗設計方案

中心議題：

*　智能手機的硬件系統架構

*　智能手機的低功耗設計

隨著(zhù)智能手機的功能越來(lái)越強大，其功率損耗也越來(lái)越大。如何提高智能手機的使用時(shí)間和待機時(shí)間，是大家都非常關(guān)注的問(wèn)題。在配備更大容量的手機電池作用有限的情況下，本文揭示了如何采用先進(jìn)技術(shù)改進(jìn)系統設計，以降低手機功率損耗。

隨著(zhù)通信產(chǎn)業(yè)的不斷發(fā)展，移動(dòng)終端已經(jīng)由原來(lái)單一的通話(huà)功能向話(huà)音、數據、圖像、音樂(lè )和多媒體方向綜合演變。而對于移動(dòng)終端，基本上可以分成兩種：一種是傳統手機(feature phone)；另一種是智能手機(smart phone)。智能手機具有傳統手機的基本功能，并有以下特點(diǎn)：開(kāi)放的操作系統、硬件和軟件的可擴充性和支持第三方的二次開(kāi)發(fā)。相對于傳統手機，智能手機以其強大的功能和便捷的操作等特點(diǎn)，越來(lái)越得到人們的青睞，將逐漸成為市場(chǎng)的一種潮流。

然而，作為一種便攜式和移動(dòng)性的終端，完全依靠電池來(lái)供電，隨著(zhù)智能手機的功能越來(lái)越強大，其功率損耗也越來(lái)越大。因此，必須提高智能手機的使用時(shí)間和待機時(shí)間。對于這個(gè)問(wèn)題，有兩種解決方案：一種是配備更大容量的手機電池；另一種是改進(jìn)系統設計，采用先進(jìn)技術(shù)，降低手機的功率損耗。

現階段，手機配備的電池以鋰離子電池為主，雖然鋰離子電池的能量密度比以往提升了近30％，但是仍不能滿(mǎn)足智能手機發(fā)展需求。就目前使用的鋰離子電池材料而言，能量密度只有20％左右的提升空間。而另一種被業(yè)界普遍看做是未來(lái)手機電池發(fā)展趨勢的燃料電池，能使智能手機的通話(huà)時(shí)間超過(guò)13 h，待機時(shí)間長(cháng)達1個(gè)月，但是這種電池技術(shù)仍不成熟，離商用還有一段時(shí)間。增大手機電池容量總的趨勢上將會(huì )增加整機的成本。

因此，從智能手機的總體設計入手，應用先進(jìn)的技術(shù)和器件，進(jìn)行降低功率損耗的方案設計，從而盡可能延長(cháng)智能手機的使用時(shí)間和待機時(shí)間。事實(shí)上，低功耗設計已經(jīng)成為智能手機設計中一個(gè)越來(lái)越迫切的問(wèn)題。

1 智能手機的硬件系統架構

本文討論的智能手機的硬件體系結構是使用雙cpu架構，如圖1所示。

主處理器運行開(kāi)放式操作系統，負責整個(gè)系統的控制。從處理器為無(wú)線(xiàn)modem部分的dbb(數字基帶芯片)，主要完成語(yǔ)音信號的a／d轉換、d／a轉換、數字語(yǔ)音信號的編解碼、信道編解碼和無(wú)線(xiàn)modem部分的時(shí)序控制。主從處理器之間通過(guò)串口進(jìn)行通信。主處理器采用xxx公司的cpu芯片，它采用cmos工藝，擁有arm926ej-s內核，采用arm公司的amba(先進(jìn)的微控制器總線(xiàn)體系結構)，內部含有16 kb的指令cache、16 kb的數據cache和mmu(存儲器管理單元)。為了實(shí)現實(shí)時(shí)的視頻會(huì )議功能，攜帶了一個(gè)優(yōu)化的mpeg4硬件編解碼器。能對大運算量的mpeg4編解碼和語(yǔ)音壓縮解壓縮進(jìn)行硬件處理，從而能緩解arm內核的運算壓力。主處理器上含有lcd(液晶顯示器)控制器、攝像機控制器、sdram和srom控制器、很多通用的gpio口、sd卡接口等。這些使它能很出色地應用于智能手機的設計中。

在智能手機的硬件架構中，無(wú)線(xiàn)modem部分只要再加一定的外圍電路，如音頻芯片、lcd、攝像機控制器、傳聲器、揚聲器、功率放大器、天線(xiàn)等，就是一個(gè)完整的普通手機(傳統手機)的硬件電路。模擬基帶(abb)語(yǔ)音信號引腳和音頻編解碼器芯片進(jìn)行通信，構成通話(huà)過(guò)程中的語(yǔ)音通道。

從這個(gè)硬件電路的系統架構可以看出，功耗最大的部分包括主處理器、無(wú)線(xiàn)modem、lcd和鍵盤(pán)的背光燈、音頻編解碼器和功率放大器。因此，在設計中，如何降低它們的功耗，是一個(gè)很重要的問(wèn)題。

智能手機的低功耗設計

2 低功耗設計

2.1 降低cpu部分的供電電壓和頻率

在數字集成電路設計中，cmos電路的靜態(tài)功耗很低，與其動(dòng)態(tài)功耗相比基本可以忽略不計，故暫不考慮。其動(dòng)態(tài)功耗計算公式為：

pd=ctv2f　　　　(1)

式中：pd為cmos芯片的動(dòng)態(tài)功耗；ct為cmos芯片的負載電容；v為cmos芯片的工作電壓；f為cmos芯片的工作頻率。

由式(1)可知，cmos電路中的功率消耗與電路的開(kāi)關(guān)頻率呈線(xiàn)性關(guān)系，與供電電壓呈二次平方關(guān)系。對于cpu來(lái)說(shuō)，vcore電壓越高，時(shí)鐘頻率越快，則功率消耗越大，所以，在能夠正常滿(mǎn)足系統性能的前提下，盡可能選擇低電壓工作的cpu。對于已經(jīng)選定的cpu來(lái)說(shuō)，降低供電電壓和工作頻率，能夠在總體功耗上取得較好的效果。

對于主cpu來(lái)說(shuō)，內核供電電壓為1.3 v，已經(jīng)很小，而且其全速運行時(shí)的主頻可以完全根據需要進(jìn)行設置，其內部所需的其他各種頻率都是通過(guò)主頻分頻產(chǎn)生。主cpu主頻fcpu計算公式如下：

在coms芯片上，為了防止靜電造成損壞，不用的引腳不能懸空，一般接下拉電阻來(lái)降低輸入阻抗，提供泄荷通路。需要加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號的噪聲容限來(lái)增強抗干擾能力。但是在選擇上拉電阻時(shí)，

必須要考慮以下幾點(diǎn)：

a)從節約功耗及芯片的倒灌電流能力上考慮，上拉電阻應足夠大，以減小電流；

b)從確保足夠的驅動(dòng)電流考慮，上拉電阻應足夠小，以增大電流；

c)在高速電路中，過(guò)大的上拉電阻會(huì )使信號邊沿變得平緩，信號完整性會(huì )變差。

因此，在考慮能夠正常驅動(dòng)后級的情況下(即考慮芯片的vih或vil)，盡可能選取更大的阻值，以節省系統的功耗。對于下拉電阻，情況類(lèi)似。

2.2 dpm

dpm(動(dòng)態(tài)電源管理)是在系統運行期間通過(guò)對系統的時(shí)鐘或電壓的動(dòng)態(tài)控制來(lái)達到節省功率的目的，這種動(dòng)態(tài)控制與系統的運行狀態(tài)密切相關(guān)，該工作往往通過(guò) 軟件來(lái)實(shí)現[3,4]。

2.2.1 定義不同的工作模式

在硬件架構中智能手機的工作模式與主cpu的工作模式密切相關(guān)。為了降低功耗，主cpu定義了4種工作模式：general clock gating mode；idle mode：sleep mode；stop mode。在主cpu主頻確定的情況下，智能手機中定義了對應的4種工作模式：正常工作模式(normal)；空閑模式(idle)；睡眠模式 (sleep)；關(guān)機模式(off)。各種模式說(shuō)明如下：