<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 如何采用FPGA方案實(shí)現數字顯示系統設計

如何采用FPGA方案實(shí)現數字顯示系統設計

作者: 時(shí)間:2012-07-11 來(lái)源:網(wǎng)絡(luò ) 收藏

系統級芯片(SoC)解決被譽(yù)為半導體業(yè)最重要的發(fā)展之一,目前,從數字手機和數字電視等消費類(lèi)電子產(chǎn)品到高端通信LAN/WAN設備中,這一器件隨處可見(jiàn)。過(guò)去,為了創(chuàng )建此類(lèi)嵌入式系統,設計工程師不得不在處理器、邏輯單元和存儲器等三種硬件中進(jìn)行選擇,而現在這些器件已合并為單一的SoC解決。

本文引用地址:http://dyxdggzs.com/article/186117.htm

SoC面臨的挑戰

嵌入式系統SoC可采用現場(chǎng)可編程門(mén)陣列()或專(zhuān)用集成電路(ASIC)實(shí)現。開(kāi)發(fā)新型SoC器件需要解決的幾個(gè)關(guān)鍵問(wèn)題包括:新的設計工具、先進(jìn)的工藝技術(shù)及半導體IP。盡管在技術(shù)上十分先進(jìn),基于A(yíng)SIC的SoC產(chǎn)業(yè)仍然面臨著(zhù)挑戰,甚至會(huì )因此難以完全發(fā)揮潛力,以下列舉其面臨的一些問(wèn)題和挑戰:

1.系統復雜性不斷增加,因此更容易引起設計錯誤和產(chǎn)品延遲,而重新投片則會(huì )導致成本上升。

2.上市時(shí)間壓力更大??s短上市時(shí)間面臨著(zhù)許多內部及外部壓力要求,因為現在的設計方法仍然按照傳統ASIC時(shí)間進(jìn)度實(shí)施。

3.產(chǎn)品生命周期更短,對生命周期為半年到一年的產(chǎn)品進(jìn)行設計復用的要求更強了。

4.多種業(yè)界標準并存。各種新的業(yè)界標準不斷產(chǎn)生和更新,因此產(chǎn)品難以與業(yè)界標準的變化保持同步。

5.可用于不同產(chǎn)品的設計靈活性較差。

6.可重配置及現場(chǎng)升級性能缺乏。

現在,基于的SoC可以解決以前基于A(yíng)SIC的SoC無(wú)法完成的任務(wù)和挑戰,如現場(chǎng)升級、減少產(chǎn)品上市時(shí)間、滿(mǎn)足不斷出現和更新的標準要求?;?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/FPGA">FPGA的SoC設計可用于多種場(chǎng)合,其中從ASIC向FPGA轉型中受益最多的應用包括:

1.通信及網(wǎng)絡(luò ):網(wǎng)絡(luò )及無(wú)線(xiàn)基礎設施。

2.數據處理:服務(wù)器及存儲設備。

3.消費類(lèi)電子產(chǎn)品:數字機頂盒、數字電視和個(gè)人攝像機。

ASIC在器件成本、尺寸和性能上頗具優(yōu)勢;而FPGA則在上市時(shí)間、建模時(shí)間及升級能力上稍勝一籌,這些是權衡設計中FPGA和ASIC取舍的基本依據。與ASIC相比,FPGA最大的不同在于它采用了大量的晶體管和內部互聯(lián)來(lái)實(shí)現編程。由于A(yíng)SIC所用的晶體管數較少,因此就這一方面而言,ASIC的器件成本通常比FPGA要低。不過(guò),根據摩爾定律所述,FPGA和ASIC在密度、性能及器件成本上的差距正逐漸縮小。

芯片內連技術(shù),如采用更多金屬層及銅連線(xiàn),有助于縮小FPGA和ASIC之間的成本、密度及性能差距。此外,在計算基于A(yíng)SIC或FPGA的SoC成本時(shí),除了生產(chǎn)成本外,設計開(kāi)發(fā)所需的時(shí)間和經(jīng)費也是一項重要的考慮因素。

Xilinx的可編程邏輯器件的發(fā)展過(guò)程。FPGA最初僅提供簡(jiǎn)單的邏輯解決組合,然后發(fā)展為PlatformsFPGA,在功能及總成本上均為系統結構設計工程師提供了極大價(jià)值?,F在,從網(wǎng)絡(luò )設備到高端消費類(lèi)器件,FPGA均開(kāi)始了大批量生產(chǎn)。下面以PlatformFPGA方案為例,說(shuō)明基于FPGA的SoC方案的特點(diǎn)。

PlatformFPGA解決方案

PlatformFPGA是高性能的SoC解決方案,下面對其特點(diǎn)進(jìn)行概要介紹。

A.PlatformFPGA模型

以因特網(wǎng)、無(wú)線(xiàn)、全球化及個(gè)人通信為代表的信息化時(shí)代要求設備生產(chǎn)商在標準通信系統中增加數據率及通道數,以支持視頻流、音頻流及數據流。PlatformFPGA為生產(chǎn)商提供了所需的系統靈活性、上市時(shí)間并可支持高帶寬要求。此外,PlatformFPGA提供了用于嵌入式處理器的系統控制、用于客戶(hù)訂制數據濾波及并行處理的DSP內核以及用于系統高速數據通信的吉比特串行及源同步I/O口。

Virtex-II系統門(mén)密度為4萬(wàn)到800萬(wàn)不等,可提供嵌入式系統存儲器。由于這種高密度片上存儲器可提供快速高效的FIFO緩沖區、移位寄存器及CAM,因此增加了整體系統帶寬。嵌入式RAM模塊及高速存儲接口為帶寬要求很高的系統提供了強大的、基于存儲器的數據通道。

Virtex-II器件及其擴展器件所提供的PlatformFPGA功能可解決系統級設計中面臨的信號完整性、復雜系統時(shí)鐘管理及板上EMI管理等問(wèn)題。

B.PlatformFPGA的軟硬內核

PlatformFPGA是一種靈活的解決方案,它在單芯片上集成了一系列軟硬IP內核,同時(shí)硬件和固件可隨時(shí)升級。FPGA架構的可編程性縮短了系統開(kāi)發(fā)時(shí)間,單個(gè)PlatformFPGA就可滿(mǎn)足多種應用需要。此外,它還提供了軟硬件協(xié)同設計的靈活性,設計工程師可在開(kāi)發(fā)周期內便進(jìn)行系統優(yōu)化。

PlatformFPGA采用了IP插入和有源內連技術(shù)。采用IP插入技術(shù)可將任何大小或形狀的軟硬IP內核無(wú)縫地插入到FPGA架構中任何部分,并保持與周?chē)嚵袠O佳的連通性。而有源內連技術(shù)則提供了有源的布線(xiàn)通道,使得軟硬IP內核無(wú)論位于陣列何處均可保持穩定、高效的性能。

處理器的性能

用于PlatformFPGA的EmPower!解決方案為嵌入式處理器提供了最高性能的可編程系統,同時(shí)還可自由選擇客戶(hù)訂制的解決方案。它所采用的嵌入式PowerPC405微處理器內核工作頻率為300MHz,可提供超過(guò)420MIP的性能。此外,Virtex-II器件上的MicroBlaze軟處理器內核是32位RISC處理器,工作頻率為125MHz,可提供82MIP的性能。

Virtex-II解決方案中結合了嵌入式乘法器和增強的算術(shù)功能,具有超過(guò)0.5T-MAC/s的XtremeDSP功能,比業(yè)界最先進(jìn)的嵌入式DSP處理器內核快100倍以上。將Xilinx的系統生成器與MathWork的MATLAB及Simulink相結合,可為系統和DSP設計工程師提供了一套他們熟悉的、完整的設計工具。

此外,SystemIO充分解決了高性能設計中各式各樣的系統互聯(lián)問(wèn)題,包括物理接口和協(xié)議,以提供更高的帶寬。為了使PlatformFPGA能夠支持最快的通信標準,如10G以太網(wǎng)、OC-192、Infiniband和XAUI接口標準,Virtex-II系列FPGA中集成了速度高達吉比特的串行收發(fā)器。SystemIO接口提供了最為靈活的解決方案來(lái)兼容一些新興的接口標準,其中包括RapidIO、LDT、SPI4、PCI66、PCI、FlexBus4及POS-PHY4并行總線(xiàn)。

PlatformFPGASoC應用實(shí)例

一個(gè)基于PlatformFPGA的SoC應用實(shí)例。數字視頻設計中一個(gè)需要解決的關(guān)鍵問(wèn)題是在同一塊電路板上實(shí)現不同元件之間以及不同產(chǎn)品間的接口問(wèn)題。USB2.0、IEEE1394和PCI可實(shí)現高速接口,而FPGA則提供了一種理想平臺,為不同的技術(shù)提供接口及協(xié)議轉換。

一般來(lái)說(shuō),數字視頻技術(shù)的基礎在于數字圖像處理。本方案中,FPGA可提供性能卓越的DSP處理能力,因此可以通過(guò)可編程邏輯來(lái)實(shí)現數字圖像處理。FPGA為數字視頻流的編解碼提供了一種有效的解決方案,并廣泛用于色彩空間轉換功能、MPEG塊、轉換率控制及Reed-Solomon和維特比解碼器等模塊。

顯示驅動(dòng)電路采用FPGA則易于編程,可用來(lái)控制顯示所需的復雜時(shí)序信號,同時(shí)還可靈活地實(shí)現支持不同顯示元件的多種版本。

小結

現在的FPGA是一種快速有效的開(kāi)發(fā)平臺,可加快開(kāi)發(fā)周期,原因在于其擁有靈活的架構、先進(jìn)的處理技術(shù)、強有力的軟件綜合技術(shù)及豐富的IP庫,可提供最完整的系統集成解決方案。

更多資訊請關(guān)注:21ic模擬頻道



關(guān)鍵詞: FPGA 方案 數字顯示 系統設計

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>