Delta-sigma數據轉換器的抗混濾波器設計方案

用于Delta-sigma數據轉換器的抗混濾波器設計方案明顯不同于SAR(逐次逼近寄存器)或流水線(xiàn)(高速)轉換器的設計方法。擁有SAR或流水線(xiàn)轉換器，您即擁有了每次評估一個(gè)樣本的系統。無(wú)論是哪種情況，都可以“抓住”模擬信號，并將其儲存于轉換器的輸入電容陣列。這些轉換器評估已存儲的信號，并為各個(gè)樣本提供一個(gè)數字表達。對這兩款器件，多階抗混濾波器的目標頻率即是該轉換器的奈奎斯特頻率。

在高采樣率(FS，參考1)下，delta-sigma轉換器的輸入調制器會(huì )對輸入模擬信號進(jìn)行多次采樣。而后續的Sinc數字濾波器會(huì )對一組此類(lèi)調制器樣本進(jìn)行再次采樣，并轉換為一個(gè)輸出的數字表達。從一個(gè)調制器的樣本串到一個(gè)24比特的數字碼，這個(gè)轉換過(guò)程要比delta-sigma輸入結構的采樣速率慢得多(FD，參考1)。因而，delta-sigma轉換器有兩個(gè)采樣率(FS，FD)。但是，一階抗混濾波器的目標頻率是輸出數據速率FD。在參考1中，您可以找到delta-sigma轉換器的基本抗混濾波器設計概念。

圖1 這個(gè)整只濾波器可衰減RFLT/2和CFLT的差分噪聲，以及CCM_P和CCM_N的共模噪聲。

請注意，參考1和參考2中的電路和論述方法僅解決了減少差分噪聲問(wèn)題，而無(wú)關(guān)轉換器的輸入阻抗或共模噪聲。

對于轉換器的輸入阻抗，在測量AINP和AINN之間的電壓期間，delta-sigma轉換器開(kāi)關(guān)電容輸入端的電容器會(huì )連續地充電和放電。與外部電路相比，這些內部電容(CB、CA1及CA2)相對較小。因而，其平均輸入阻抗顯示為阻性。轉換器的電容值和調制器的轉換速率決定了這一電阻值。

測量圖2中結構的共模輸入阻抗時(shí)，需將AINP與AINN接到一起，并測量轉換期間每個(gè)管腳消耗的平均電流。測量差分輸入阻抗時(shí)，需給AINP與AINN施加一個(gè)差分信號，測量從管腳流至VA的平均電流。共模和差分電阻的范圍為幾百千歐姆至幾百兆歐姆。其數值取決于轉換器內部輸入開(kāi)關(guān)電容結構后面跟隨的電路。RFLT/2的值必須比轉換器的輸入阻抗低至少10倍。

兩只共模電容CCM_P和CCM_N用于衰減高頻共模噪聲。差分電容至少應比共模電容大一個(gè)數量級，因為共模電容的失配會(huì )導致差分噪聲。

如果進(jìn)入任何ADC的輸入信號中包含有高于一半數據速率的頻率，即會(huì )發(fā)生混淆現象。為防止此現象的發(fā)生，應對包含噪聲和干擾成分的輸入信號進(jìn)行頻帶限制。Delta-sigma轉換器中的數字濾波器可提供一些高頻噪聲衰減功能，但是數字sinc濾波器不能完全代替抗混濾波器。在設計一個(gè)輸入濾波器電路時(shí)，要考慮轉換器過(guò)濾器網(wǎng)絡(luò )和輸入阻抗之間的相互作用。