反激變換器副邊同步整流控制器STSR3應用電路詳解（1）

摘要：為大幅度提高小功率反激開(kāi)關(guān)電源的整機效率，可選用副邊同步整流技術(shù)取代原肖特基二極管整流器。它是提高低壓直流輸出開(kāi)關(guān)穩壓電源性能的最有效方法之一。

關(guān)鍵詞：反激變換器；副邊同步整流控制器STSR3；高效率變換器

1 概述

本文給出ST公司2003年新推出的開(kāi)關(guān)電源IC產(chǎn)品STSR3應用電路分析。它是反激變換器副邊同步整流控制器，具有數字控制的智能IC驅動(dòng)器。采用STSR3作同步整流控制芯片的反激變換器基本電路簡(jiǎn)化結構見(jiàn)圖1。STSR3的內部功能方框見(jiàn)圖2，其引腳排列見(jiàn)圖3。

STSR3智能驅動(dòng)器IC可提供大電流輸出，以正常地驅動(dòng)副邊的功率MOSFET，使之作為大電流輸出的高效率反激變換器中的同步整流器。根據取自隔離變壓器副邊的一個(gè)同步時(shí)鐘輸入，IC產(chǎn)生一個(gè)驅動(dòng)信號，它具有與原邊PWM信號相關(guān)的死區時(shí)間設置。

在原邊開(kāi)關(guān)導通時(shí)，IC的工作可防止副邊發(fā)生錯誤狀態(tài)，它提供預期的輸出截止狀態(tài)。這個(gè)智能的功能實(shí)現了快速的逐周邏輯控制機制，它是建立在高頻振蕩器由時(shí)鐘脈沖信號來(lái)同步。該項預置可由IC外部元件來(lái)調節。

經(jīng)傳感檢測同步整流器的源極―漏極電壓脈沖。這個(gè)特殊的禁止功能可以關(guān)閉驅動(dòng)輸出，因此當有必要時(shí)即刻關(guān)掉它。該特性使電源能工作在非連續導通模式下，及避免與變換器并聯(lián)工作的同步整流器反向導通。

STSR3允許開(kāi)關(guān)電源工作在非連續模式PWM，連續模式PWM，以及在準諧振狀態(tài)的反激變換器，均能實(shí)現同步整流任務(wù)。

STSR3的封裝如圖3所示的SO?8片狀部件，各引腳的符號與功能概述如下：

腳1N/C，它并不接內電路；

腳2VCC，供電輸入4～5.5V；

腳3SETANT，設置預期的關(guān)斷輸出；

腳4CK，為IC工作的同步信號；

腳5INHIBT，接非連續模式檢測器；

腳6SGLGND，所有控制邏輯信號的基準地線(xiàn)；

腳7OUTGATE，輸出去MOSFET柵極驅動(dòng)；

腳8PWRGND，功率信號的基準地電平。

圖4

2 STSR3的應用電路分析

STSR3同步整流器控制器具體應用于一種90W筆記本電腦穩壓電源的實(shí)際電路見(jiàn)圖4，其直流輸出為＋19V，4.74A。開(kāi)關(guān)電源是反激式變換器，原邊主芯片采用復合PFC/PWM新品CM6805。圖4中給出了詳細的阻容數值。下面分別介紹STSR3在電路設計上的一些特點(diǎn)。

2.1 IC供電Vcc和欠壓閉鎖輸出

STSR3的Vcc供電范圍是4～5.5V，其內部有一個(gè)齊納二極管限制最大的供電電壓為5?8V。需要外接一只100nF瓷介電容器連在腳2（Vcc）與腳6（SGLGND）之間，以確保穩定供電。該高頻電容器應盡量緊靠芯片。而用另一只100nF瓷介電容器接在腳2（Vcc）與腳8（PWMGND）之間。欠壓閉鎖輸出特性保證了正常的起動(dòng)，避免了萬(wàn)一在Vcc過(guò)低時(shí)不希望的驅動(dòng)工作狀態(tài)。Vcc電壓也供給輸出端驅動(dòng)器，因此最大的驅動(dòng)電壓設在5?5V，所以推薦用邏輯柵極門(mén)限電平的MOSFET。


2.2 同步工作狀態(tài)

STSR3具有一種革新的特性，即內在設計使STSR3能工作在副邊沒(méi)有任何來(lái)自原邊的同步信號條件下。STSR3的同步是直接從副邊獲得的，它利用同步開(kāi)關(guān)管MOSFET兩端上施加的電壓脈沖，作為開(kāi)關(guān)轉換的傳遞信息。圖2中同步信號從腳4（CK）輸入，芯片內部的門(mén)限電平設置在2?6V。在CK的輸入端接一個(gè)峰值檢波器，該單元電路能夠辨別原邊MOSFET開(kāi)關(guān)轉換感應信號以及之后出現的正弦波形。它由非連續模式工作或者諧振復位形態(tài)引起，如圖5之中的死區時(shí)間內波形所示。

2.3 連續導通模式

當反激變換器工作在連續導通模式（CCM）時(shí)，在同步MOSFET開(kāi)關(guān)管源極與漏極之間的電壓脈沖已變?yōu)榫匦尾?，如圖6所示。該電壓可以用兩種不同的方式加到芯片腳CK上：一是用圖7中的電阻分壓器方法；二是用圖8中的一只二極管和拉住電阻器方法。在大多數情況下，當同步MOSFETA管關(guān)斷截止時(shí)，在電壓脈沖波形上會(huì )出現一個(gè)尖峰信號。在芯片腳CK輸入端，必須先消除這一尖峰電壓，以避免導致虛假同步觸發(fā)。在采用電阻分壓器R1及R2時(shí)，可再增加一只C1高頻小電容器來(lái)消除尖峰電壓突起，如圖7所示。

反激變換器用于電信的一個(gè)典型例子，就是直流輸入電壓具有1：2的可變性范圍，典型值為36～72V。因此，副邊繞組電壓也有1：2的可變范圍。那么在36V輸入時(shí)，由分壓電阻器可計算出在腳CK的電壓約為2?8V；而當直流輸入為72V時(shí)，則腳CK電壓達到5?6V。即使該值高于腳CK的最大電壓也是可以接受的，因為它限制了流入該腳的電流為10mA。

電容器C1的數值取決于同步MOSFET管關(guān)斷尖峰的幅度，并隨R1的數值而變化。為了減小因R1和C1兩者引起的延遲，應選用最小的電容值。

在用電源適配器的反激變換器時(shí)，其電網(wǎng)輸入工作電壓為AC85～270V，它的可變范圍是1：3。在電網(wǎng)輸入電壓最低時(shí)，必須保證腳CK的電壓為2?8V；因此當電網(wǎng)輸入電壓為最高值時(shí)，電壓將達到8?9V，或者更高些。該電壓值超過(guò)了器件允許的最大值。如果通過(guò)R1限制流入腳CK的電流值，使之低于腳CK允許的最大電流值，那么芯片仍然可以正常地工作。否則，必須加接二極管D1，以保護芯片?受損。

圖8給出了用二極管D1和R1拉住電阻器的同步電路圖，用這種電路不存在關(guān)斷尖峰和腳CK最高電壓的問(wèn)題。由于同步整流器的漏極電壓出現振鈴，故該電路不能在非連續狀態(tài)下正常工作。

通過(guò)增設一只NPN晶體管接在腳CK與腳SGLGND之間，如圖9所示，用一只二極管和拉住電阻器去同步STSR3的關(guān)斷電路，用Q1和R2接法來(lái)等效于電阻分壓器電路，可以容易地關(guān)斷STSR3。當圖9中信號“OFF”為高電平時(shí)，該三極管導通，迫使腳CK降到地電平。在這種條件下，OUTGATE腳將變?yōu)榈碗娖綘顟B(tài)，從而關(guān)斷同步MOSFET開(kāi)關(guān)管。

2.4 非連續導通模式

正如前面圖5所示，在非連續模式工作狀態(tài)下，當檢測原邊開(kāi)關(guān)轉換信號時(shí)，可能會(huì )存在一些問(wèn)題。芯片內部的峰值檢波器，只能確定腳CK達到的峰值，而忽略其他所有較低值的信號。查看圖5可知，應確保開(kāi)關(guān)轉換波形與正弦波之間最小的電壓差為V1=400mV時(shí)，也能讓峰值檢波器正常地工作。正像前面的敘述中提到的，如果輸入電壓可變范圍大于1：2，那么就必須增加二極管D1，來(lái)箝位腳CK上的電壓。在這種條件下，無(wú)論是開(kāi)關(guān)轉換波形，還是正弦波形都被箝位，使峰值檢波器不能正確工作，則易產(chǎn)生如圖10所示STSR3錯誤觸發(fā)時(shí)的驅動(dòng)脈沖波形。這時(shí)若采用一個(gè)如圖11中所示的外部峰值檢波器電路，就能解決問(wèn)題，使芯片在連續或非連續模式下均能正確工作。

2.5 外部峰值檢測器

當輸入電壓可變范圍高于1：2時(shí)，可用圖11外峰值鐘檢測器，取代前面圖7中電路，以保證STSR3在非連續或連續導通模式下均正確工作，它向腳CK供純凈的矩形波。

R20是一只拉住電阻器，當同步整流MOSFET導通或者它的體二極管導通時(shí)，圖11中V1電壓值是低電平。當MOSFET截止時(shí)（對應于原邊的開(kāi)關(guān)時(shí)間），電壓V1在5V值。圖11中的R22和C10構成一個(gè)低通濾波器，甚至當振鈴脈沖幾乎為零值時(shí)（見(jiàn)圖12中波形），它也能具備正確的同步信號。但是，R22和C10又會(huì )引起不希望的延遲時(shí)間，所以，再增加R21和C9組合電路，就能在快速開(kāi)關(guān)轉換時(shí)減小該延遲。ST公司的邏輯器件74V1T70可消除噪聲，防止它誤觸發(fā)STSR3內部的峰值檢波器。在后面的敘述中會(huì )給出該電路的建議值。

2.6 禁止工作電路

在二極管整流與同步整流之間存在著(zhù)一種差異，即MOSFET導通時(shí)電流可能雙向流動(dòng)，而二極管導通時(shí)電流只呈單方向。在非連續模式用二極管整流時(shí)，當電感器的電流降到零值，它也不能反向流動(dòng)，若用MOSFET做整流器，當電感電流降到零，它將繼續減小變?yōu)樨撝?，并從同步MOSFET漏極流向源極。在這種條件下，變換器好像就工作在連續模式。

若需工作在非連續模式，則當電感電流為零時(shí)，同步MOSFET應截止，故體二極管作共用整流器，避免電感電流反向。當該電流接近0時(shí)，腳INHIBIT能關(guān)斷同步MOS，使變換器工作在非連續模式。

芯片在腳INHIBIT的內部接了一個(gè)門(mén)限電平為－25mV的比較器。該腳外部通過(guò)一只電阻器接到同步MOSFET的漏極。在開(kāi)始截止時(shí)間（此時(shí)CK處于低電平），OUTGATE處于高電平。INHIBIT電壓的監控時(shí)間為250ns：如果腳INHIBIT上的電壓高于－25mV，那么OUTGATE變?yōu)榈碗娖?；如果腳INHIBIT電壓低于－25mV，那么OUTGATE保持高電平，直到其電壓達到－25mV為止。這是由于當同步MOSFET導通時(shí)，其漏極上電壓為VDS=－RDS(ON)ID。如果VDS高于－25mV，這就意味電流在減小，并且接近非連續模式，所以OUTGATE關(guān)斷，讓MOSFET的體二極管工作，見(jiàn)圖13。當變換器在連續模式時(shí)，腳INHIBIT電壓總是低于－25mV，則OUTGATE保持高電平。

在原邊MOSFET轉換到關(guān)斷期間，腳INHIBIT電壓應在250ns之內從高降到－25mV。選擇R26阻值應適合該特性。當變換器與其他電源并聯(lián)工作時(shí)，腳INHIBIT檢測同步MOSFET兩端電壓，也避免變換器從輸出端吸入電流。

雖然腳INHIBIT允許工作在非連續模式，但是在原邊開(kāi)關(guān)管關(guān)斷期間，－25mV門(mén)限電平對同步整流MOSFET漏極出現的振鈴，可能是敏感的，會(huì )引起不完全的OUTGATE導通。利用時(shí)鐘信號提供負極性電壓加到腳INHIBIT起消隱時(shí)間作用，就能避免這一不恰當的情況。采用圖14中所示的一些元器件，可容易地產(chǎn)生該負極性電壓。消隱時(shí)間值由C11和R25確定。它對覆蓋振鈴時(shí)間結束是必要的，圖15中的振鈴信號由原邊開(kāi)關(guān)截止時(shí)引起。（待續）