CPCI總線(xiàn)在數字化電臺中的設計
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
4 PCI總線(xiàn)二次側的連接
PCI總線(xiàn)信號經(jīng)過(guò)橋接，在PCI2050的二級總線(xiàn)側提供了標準的次級PCI總線(xiàn)接口信號，它們符合PCI總線(xiàn)規范的定義，同CPCI底板上的相應信號的定義也是相同的。但根據CPCI規范和PCI2050手冊的要求，這些信號線(xiàn)需要經(jīng)過(guò)適當的調理后才能與相應的CPCI J1、J2連接器的對應信號連接。 本文引用地址：http://dyxdggzs.com/article/181072.htm
① 根據CPCI規范的要求，為了減小單板上的CPCI總線(xiàn)的信號線(xiàn)分支（stub）對總線(xiàn)的影響，必須對總線(xiàn)信號進(jìn)行串聯(lián)電阻匹配。PCB的布線(xiàn)特征阻抗應設計為65Ω±10%，匹配電阻阻值為10Ω。需要加串聯(lián)匹配電阻的信號包括：AD0～AD31、C/BE0#～C/BE3#、PAR、FRAME#、IRDY#、TRDY#、STOP#、LOCK#、DEVSEL#、PERR#、SERR#、RST#以及INTA#、INTB#、INTC#、INTD#。而且，從接插件J1或J2到PCI2050相應管腳，總的信號線(xiàn)長(cháng)度要小于63.5mm（2.5英寸）。其中，從接插件插針到串聯(lián)電阻的PCB連線(xiàn)長(cháng)度小于15.2mm（0.6英寸）。所以，對上述信號在實(shí)際中使用10Ω排阻作為端接終端電阻進(jìn)行串聯(lián)的匹配。
② 在CPCI總線(xiàn)的設計中，對于GNT#0～GNT#6、REQ#0～REQ#6和二級時(shí)鐘輸出SCLKOUT0～SCLKOUT6等引腳根據CPCI規范對系統卡的要求，也需要加上相應的10Ω端接終端電阻。
③ 根據規范要求，對CPCI總線(xiàn)接口來(lái)說(shuō)，對系統卡的一些PCI信號輸出需要進(jìn)行上拉，且上拉電阻必須被放置在端接終端電阻靠近CPCI J1、J2連接器的一側上?？梢栽?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/設計">設計時(shí)對PCI2050的二級總線(xiàn)側的相應信號通過(guò)8.2kΩ電阻上拉。需要上拉的電阻包括：FRAME#、IRDY#、TRDY#、STOP#、LOCK#、DEVSEL#、PERR#、SERR#、RST#、INTA#、INTB#、INTC#、INTD#、GNT#0～GNT#9、REQ#0～REQ#9等。
④ 對于二級時(shí)鐘輸出，PCI2050的二次側有10個(gè)時(shí)鐘輸出S_CLKOUT[0..9]，這些時(shí)鐘輸出可以通過(guò)相關(guān)寄存器分別使能。同時(shí)，為了保證PCI2050的二級PCI總線(xiàn)時(shí)鐘和其他時(shí)鐘輸出同步，應將S_CLK引腳經(jīng)一個(gè)75Ω電阻反饋到S_CLKOUT9引腳，如圖1所示。
圖1 PCI2050的時(shí)鐘連接
⑤ PCI2050提供的JTAG邊界掃描接口TDI、TDO、TMS、TCLK、TRST#，這些引腳可以與CPCI規范定義的J1連接器上的相應引腳直接連接。
評論