CPCI總線(xiàn)在數字化電臺中的設計

PCI2050屬于透明PCI-to-PCI橋，提供了兩條PCI總線(xiàn)間的高性能連接，實(shí)現一條PCI總線(xiàn)的主設備和另外一條PCI總線(xiàn)的從設備間的傳輸，兼容Intel 21150。PCI2050橋符合PCI局部總線(xiàn)規范2.2，并可用于PCI總線(xiàn)的擴展，提供支持9個(gè)設備的可編程2優(yōu)先級總線(xiàn)仲裁器；一次側和二次側都支持33MHz時(shí)鐘、32位擴展信號。PCI2050提供CPCI熱插拔能力，可完美解決多功能CPCI卡和單功能CPCI的熱插拔問(wèn)題。PCI2050橋符合PCI-to-PCI Bridge Specification1.1，符合PCI電源管理規范1.0/1.1。

2 電源和地的連接
PCI2050使用的核心工作電壓為+3.3V，CPCI標準機箱的底板上通過(guò)J1連接器提供滿(mǎn)足要求的+3.3V電壓，在使用時(shí)無(wú)須DC/DC轉換。但根據標準設計規范，在PCI2050的電源引腳附近需要設置旁路電容。所以在印制電路板布線(xiàn)時(shí)，在PCI2050的所有電源引腳附近需要設置一個(gè)0.1μF的陶瓷電容器作為旁路電容。

PCI2050在兩側總線(xiàn)方向都支持+5V和+3.3V信號環(huán)境，它們的選擇是通過(guò)對P_VCC和S_VCC引腳施加不同的電壓來(lái)實(shí)現的，詳細的選擇方式如表1所示。

由于PCI總線(xiàn)為高速總線(xiàn)，為了避免電源和地的干擾，在印制板布線(xiàn)時(shí)采取單獨的電源層和地層布線(xiàn)。但因為在設計過(guò)程中使用了+5V和+3.3V兩種電源，所以在同一電源層上又為+5V和+3.3V兩部分分開(kāi)鋪銅。

3 PCI總線(xiàn)一次側的連接
數字化短波電臺的嵌入式計算機模塊提供了符合PCI總線(xiàn)規范的標準PCI信號接口，這些信號與PCI2050的第一級總線(xiàn)側的信號定義完全兼容，在設計時(shí)可以將嵌入式計算機的PCI信號輸出直接連接到PCI2050一次側的相應引腳。在初始化配置空間讀寫(xiě)時(shí)，PCI2050作為上一級PCI總線(xiàn)的操作對象，提供了IDSEL引腳進(jìn)行器件選擇，按照PCI2050使用手冊，該引腳可以連接到高24位PCI總線(xiàn)中的任意一根。同時(shí)，為了減低地址線(xiàn)的容性負載，需要在該信號連線(xiàn)上串接一個(gè)1kΩ的電阻。
在CPCI總線(xiàn)設計中，將PCI2050的IDSEL引腳通過(guò)1kΩ電阻連接到了AD19引腳。同樣，PCI2050在二級總線(xiàn)側可以支持9個(gè)PCI器件，對于每個(gè)二級總線(xiàn)側的PCI器件的IDSEL引腳，也可以經(jīng)過(guò)1kΩ電阻連接到PCI2050的S_AD31-S_AD16引腳中的任意一根。