基于IPTV系統中的FPGA供電問(wèn)題解
作者：
時(shí)間：2010-04-08
來(lái)源：網(wǎng)絡(luò )
收藏
英飛凌汽車(chē)電子生態(tài)圈
掃碼關(guān)注
獲取最新最全汽車(chē)電子
技術(shù)方案與實(shí)用技巧
現在的可編程門(mén)陣列(FPGA)已經(jīng)被證明是這種平臺的理想選擇，因為它們提供了快速改變市場(chǎng)需求的靈活性。FPGA的電源需求通常很復雜，因為FPGA有多達三種供電要求，為了實(shí)現可靠的系統性能，必須對這些要求排序。
本文引用地址：http://dyxdggzs.com/article/180942.htm 內核電壓
內核電壓軌通常設定成VCCINT，為FPGA邏輯供電。要求的電流從幾百毫安到幾十安培，具體大小取決于時(shí)鐘頻率和所用的門(mén)數。因為該負載是呈高度容性，內核電壓電流要求可能在開(kāi)始的時(shí)候很高。FPGA內核對瞬態(tài)響應的要求很?chē)栏?，內核電源電壓必須緩慢增加并且常常要求在固定的時(shí)間長(cháng)度內上升到穩定的電壓。例如，Xilinx公司的Virtex-4必須讓VCCINT電源在0.2ms和50ms之間上電。
I/O電壓
I/O電壓(VCCIO)通常要求的電壓軌是3.3V、2.5V、1.8V或1.5V。I/O標準可以由FPGA中的I/O模塊獨立設置，因此一個(gè)FPGA就有可能存在一個(gè)以上的I/O電壓。I/O電流要求取決于所用的I/O數量和時(shí)鐘速度。通常，I/O電流要求低，范圍在幾百毫安到3A。
輔助電壓
輔助電壓(VCCAUX)要求電源具有高電源抑制比(PSRR)，因為電源直接與數字時(shí)鐘管理(DCM)相連。如果電源噪聲被容許耦合到DCM，將可能影響到系統的性能。
雖然I/O和輔助電壓不需要按照特別的順序上電，但是，FPGA制造商常常要指定內核和I/O的上電順序或跟蹤該順序。不指定上電順序或不跟蹤上電順序所面臨的后果是常常會(huì )對系統中的器件造成不可挽回的破壞。FPGA、PLD、DSP和微處理器通常在內核與I/O電源之間放置二極管作為ESD保護元件。如果電源違反了跟蹤要求并超過(guò)了保護二極管的正向偏置，那么該器件就可能被損壞。
解決方案
為說(shuō)明FPGA供電要求的復雜性，以在固定時(shí)間段對VCCINT上電的要求為例。為了保證由上下限控制的2ms到50ms之間的上電時(shí)間，要實(shí)現如圖1所示的電路。
圖1：MIC37302和分立電路確保受控的斜率和時(shí)序
對內核和I/O電源的上電排序或上電順序的跟蹤，增加了電源管理電路的復雜性和成本。為克服這個(gè)問(wèn)題，設計工程師需要一種不增加外部元器件而滿(mǎn)足所有這些需要的器件。這種產(chǎn)品的一個(gè)例子就是Micrel公司的MIC68200 LDO適用于各種板上電源 target=_blank>LDO，它把上升速度控制、上電排序和跟蹤等功能集成到一個(gè)3×3mm的MLF封裝之中。
多顆MIC68200可以按兩種模式級聯(lián)：在跟蹤模式中，主器件的輸出驅動(dòng)從器件的RC引腳，以便從器件在打開(kāi)和關(guān)閉期間跟蹤主穩壓器；在順序上電模式中，主器件的POR驅動(dòng)從器件的使能(EN)端，以便在主器件打開(kāi)之后打開(kāi)，在主器件關(guān)閉之前(或之后)關(guān)閉。除了具備跟蹤能力之外，電壓斜坡控制(RC)引腳還能通過(guò)一個(gè)電容對內核電壓軌的斜坡電壓進(jìn)行精確編程。
跟蹤及排序電路分別如圖2和圖3所示，從圖中可以看出該解決方案是一種簡(jiǎn)單且需要很少分立元器件的實(shí)現方案。
圖2：跟蹤電路，內核電壓的斜坡由RC引腳上的電容來(lái)設置
圖3：排序電路，主穩壓器的POR使能從穩壓器，POR延遲由低電容的設置
本文小結
總之，IPTV視頻廣播中采用FPGA作為編碼和解碼平臺的好處是明顯的。然而，為FPGA供電可能是一個(gè)挑戰，而采用根據電源要求設計的專(zhuān)用電源管理器件，如MIC68200，將極大地縮短新系統的上市時(shí)間。
評論