RocketIOTM GTP在串行高速接口中的位寬設計
加入技術(shù)交流群
無(wú)論是在傳輸還是在操作過(guò)程中，都要保證每個(gè)Dword的正確性和完整性，否則將導致數據出錯或原語(yǔ)流失。
另外，目前高速數據傳輸接口或總線(xiàn)常用8B／10B編碼來(lái)編碼，其根本目的是實(shí)現直流平衡(DC Balance)。當高速串行流的邏輯1或邏輯0有多個(gè)位沒(méi)有變化時(shí)，信號的轉換就會(huì )因為電壓位階的關(guān)系而造成信號錯誤。直流平衡的最大好處便是可以克服以上問(wèn)題。8B／10B編碼是目前許多高速串行總線(xiàn)采用的一種編碼機制，如1394b、Serial ATA、PCI Express、Infini-band、Fiber Channel、RapidIO等總線(xiàn)或網(wǎng)絡(luò )，都是8B／10B編碼的擁護者。該編碼技術(shù)的基本精神很簡(jiǎn)單，就是將8個(gè)位經(jīng)過(guò)映射的機制轉化為10個(gè)位的字碼，但它平衡了位流中0與l的數量。
8B／10B編碼是將一組連續的8位數據分解成兩組數據，一組3位，一組5位，經(jīng)過(guò)編碼后分別構成一組4位代碼和一組6位代碼，從而組成一組10位的數據發(fā)送出去。相反，解碼是將l組10位的輸入數據經(jīng)過(guò)變換得到8位數據位。其8B／10B編解碼過(guò)程如圖2所示。本文引用地址：http://dyxdggzs.com/article/180728.htm
Xilinx公司推出的Virtex-5 FPGA以及配套的Virtex-5 RocketI0TM GTP收發(fā)器只支持16bit接口位寬的數據傳輸，即該GTP收發(fā)器是以word為數據處理單位。由于這與SATA2．0協(xié)議的相關(guān)規定出現了偏差，因而要求在數據進(jìn)入設計主體邏輯前后要進(jìn)行合并以及分解。同時(shí)，FPGA中設計的數據處理邏輯是根據協(xié)議的要求而定義為75 MHz的時(shí)鐘域來(lái)進(jìn)行處理的，因此，在將數據交給FPGA中的數據處理主體邏輯之前，也必須進(jìn)行位寬的轉換。
由于GTP附帶的2 bit控制字節指示信號rxcharisk可用以表征接收到了K字符，故實(shí)際的數據需要從150 MHz (16+2) bit轉換為75 MHz(32+4)bit。但由于16 bit和32 bit的并行數據是主體。因此，筆者仍稱(chēng)之為16 bit到32 bit位寬轉換和32bit到16 bit位寬轉換，它們實(shí)際上都包含了指示信號，用來(lái)標示該字符是否是控制字符。
2 位寬轉換
根據SATA2．0協(xié)議的規定和Virrex-5 RocketIOTM GTP的特性，以及SATA2．0接口邏輯中需要提取原語(yǔ)(primitive)進(jìn)行邏輯控制的要求，16bit和32 bit位寬的相互轉換不能簡(jiǎn)單的進(jìn)行word合并拆解，而是需要實(shí)現圖1中wordO和wordl的正確組合，否則將導致原語(yǔ)或數據受損，使控制邏輯無(wú)法獲得有效的交互原語(yǔ)，數據處理邏輯組幀傳輸錯誤，文件損壞的狀況發(fā)生。這就要求系統能夠在提取原語(yǔ)和數據組幀之前，及時(shí)進(jìn)行Dword邊界校正，以保證后續處理的正確。
2．1 16bit至32bit位寬轉換模塊
該模塊將GTP接收后的150 MHz 16 bit并行數據轉換成數據處理邏輯可以工作的75 MHz 32 bit的并行數據。圖3所示為其位寬轉換要求示意圖。
由于在轉換開(kāi)始時(shí)，必須正確地將2個(gè)相關(guān)的16 bit Word組合成一個(gè)32bit DW，但不能將一個(gè)DW的低字跟相鄰的一個(gè)DW的高字組合成一個(gè)DW，否則邏輯處理時(shí)就會(huì )出錯。圖4所示是16Bit轉32 bit的實(shí)現邏輯示意圖。
評論