新型磁耦合隔離電路設計
加入技術(shù)交流群
2 磁耦合隔離電路設計原理
如果將需要傳輸的低頻信號調制到高頻載波上，再用磁耦合隔離電路隔離傳輸，在接收端再用解調電路提取出低頻信號，可以實(shí)現用磁耦合隔離電路傳輸低頻信號的目的。但是這種方法就必須在隔離電路的初、次級加入調制和解調電路，這樣做不僅電路復雜、功耗較大、而且信號傳輸的延遲不可控，因此在電路設計中很少采用。本文設計的新型磁耦合隔離電路不用調制和解調電路就可以實(shí)現低頻和直流信號的磁耦合隔離傳輸，而且電路結構簡(jiǎn)單、功耗小，信號傳輸延遲很小。
2．1 基本原理
該設計的基本原理是：在不大量增加電路成本和不增加信號傳輸延遲的條件下，設法使對低頻信號的磁耦合隔離傳輸轉變?yōu)閷Ω哳l信號的磁耦合隔離傳輸，并在接收端恢復出需要傳輸的信號。
觀(guān)察需要傳輸低頻數字信號的波形，它是一位變化的數字信號，其特征與一位計數器的輸出十分相似。受此啟發(fā)，假設需要傳輸的信號在接收端就是一個(gè)一位計數器的輸出，那么對于此計數器，只要知道它的初始狀態(tài)，計數脈沖的發(fā)生時(shí)刻，就可以很容易地得到其任意時(shí)刻的輸出波形。在發(fā)送端只需要發(fā)送信號狀態(tài)變化的信息，在接收端就能夠根據此信息重建低頻信號。
2．2 低頻信號傳輸
如前所述，磁耦合隔離電路的接收端如果用一位計數器重建輸出信號的話(huà)，那么在電路的輸入端就應是一位計數器的逆，即將輸入的低頻傳輸信號看作計數器的輸出信號，根據計數器的輸出信號變化反推出計數脈沖，再將此計數脈沖隔離輸出到接收端，控制接收端輸出的變化，從而實(shí)現在輸出端重建傳輸信號的功能。
在輸入端根據低頻傳輸信號構建出的計數脈沖的寬度受3個(gè)條件的限制：1)隔離電路傳輸信號的上限頻率；2)脈沖變壓器的響應頻率；3)計數器的上限工作頻率。關(guān)于脈沖寬度的選取，在后面的將有詳細說(shuō)明。
2．3 直流信號傳輸
計數器的初始態(tài)和計數脈沖發(fā)生時(shí)刻決定計數器任意時(shí)刻的輸出，為了傳輸直流電平，在電路上電之初，將隔離電路的初級和次級復位到‘0’，如果要傳輸的信號為低電平，則隔離電路不會(huì )有計數脈沖傳輸，次級輸出保持低電平不變；加電后后如果傳輸高電平，則相當于在電路初級施加了一個(gè)由低到高的電平跳變，此跳變使初級驅動(dòng)電路產(chǎn)生一個(gè)計數脈沖并傳輸到次級接收計數器，次級接收計數器的輸出在初始電平的基礎上發(fā)生反轉，變成高電平輸出，并一直保持到下一個(gè)計數脈沖到來(lái)為止。這樣無(wú)論是高電平還是低電平在次級都會(huì )得到完整恢復，從而實(shí)現直流電平磁耦合隔離傳輸的功能。
3 磁耦合隔離電路的實(shí)現
為了實(shí)現磁耦合隔離傳輸低頻或直流信號的功能，初級驅動(dòng)電路和次級接收電路的設計是關(guān)鍵，為了實(shí)現簡(jiǎn)單，調試方便，實(shí)現雙向信號隔離傳輸，這里在一片CPLD中用VHDL語(yǔ)言分別描述實(shí)現初級驅動(dòng)電路和次級接收電路，圖2是新型磁耦合隔離驅動(dòng)模塊的結構框圖，它們被配置在一片CPLD中，構成磁耦合隔離收發(fā)驅動(dòng)模塊，模塊的設計和實(shí)現在下面詳細說(shuō)明。本文引用地址：http://dyxdggzs.com/article/179136.htm
3．1 初級驅動(dòng)電路的實(shí)現
磁耦合隔離電路初級驅動(dòng)單元由Inputs和Drive兩個(gè)模塊組成，其中InputS模塊完成對輸入電路的復位，Drive模塊用于產(chǎn)生與輸入信號狀態(tài)變化相關(guān)的窄脈沖驅動(dòng)信號。兩模塊的VHDL實(shí)現說(shuō)明如下：
3．1．1 InputS模塊的實(shí)現
為了保證發(fā)送和接收信號的電平變化同步，在隔離驅動(dòng)單元上電時(shí)必須首先對初級驅動(dòng)單元和接收單元復位。以保證兩單元的初始態(tài)相同。如果需要隔離傳輸高電平信號，在復位過(guò)程結束后，在初級驅動(dòng)單元必須自動(dòng)產(chǎn)生一個(gè)由低到高的跳變，以便使次級接收電路同時(shí)把輸出電平由復位狀態(tài)反轉剄高電平，保證初級、次級初始電平一致，自動(dòng)產(chǎn)生的由低到高的跳變必須在復位信號結束后再延遲一段時(shí)間，在Drive模塊穩定工作后產(chǎn)生。以此保證該跳變沿被Drive模塊響應。
評論