9 條 PCB Layout 要點(diǎn)，高級工程師都知道，初級工程師可能 1 個(gè)不知道

在集成電路應用設計中，項目原理圖設計完成之后，就需要進(jìn)行PCB布板的設計。PCB設計是一個(gè)至關(guān)重要的環(huán)節。設計結果的優(yōu)劣直接影響整個(gè)設計功能。

因此，合理高效的PCB Layout是芯片電路設計調試成功中至關(guān)重要的一步。本次我們就來(lái)簡(jiǎn)單講一講PCB Layout的設計要點(diǎn)。

PCB Layout設計要點(diǎn)

元器件封裝選擇

電阻選擇: 所選電阻耐壓、最大功耗及溫度不能超出使用范圍。

電容選擇: 選擇時(shí)也需要考慮所選電容的耐壓與最大有效電流。

電感選擇: 所選電感有效值電流、峰值電流必須大于實(shí)際電路中流過(guò)的電流。

電路設計常見(jiàn)干擾

串擾: 設計線(xiàn)路平行走線(xiàn)距離過(guò)長(cháng)時(shí), 導線(xiàn)間的互容、互感將能量耦合至相鄰的傳輸線(xiàn)?？梢酝ㄟ^(guò)以下方法減少串擾影響：

1.加入安全走線(xiàn)

2.實(shí)際時(shí)盡量讓相鄰走線(xiàn)互相垂直

3.每走一段距離的平行線(xiàn)，增大兩者間的間距

反射: 由于布線(xiàn)的彎角、分支太多造成傳輸線(xiàn)上阻抗不匹配，可以通過(guò)減少線(xiàn)路上的彎角及分支線(xiàn)或者避免直角走線(xiàn)及分支線(xiàn)補強來(lái)進(jìn)行改善。

確定接地方式

單點(diǎn)接地(適用于低頻電路)：所有的電路接地線(xiàn)接到公共地線(xiàn)同一點(diǎn)， 接線(xiàn)簡(jiǎn)單且減少地線(xiàn)回路相互干擾。

多點(diǎn)接地(適用于多層板電路/高頻電路)：系統內部各部分就近接地，提供較低的接地阻抗。

增加濾波、旁路電容

為保證輸入/輸出電壓穩定，增加輸入/輸出電容。

在電源和IC間增加旁路電容，以保證輸入電壓穩定并濾除高頻噪聲。

阻抗位置設計

相對來(lái)說(shuō)阻抗越高的位置, 越容易被干擾。如下為一同步降壓芯片的PCB阻抗位置設計。

PCB Layout設計技巧

電源/地線(xiàn)處理

既使在整個(gè)PCB板中的布線(xiàn)完成得都很好，但由于電源、 地線(xiàn)的考慮不周到而引起的干擾，會(huì )使產(chǎn)品的性能下降. 布線(xiàn)時(shí)盡量加寬電源、地線(xiàn)寬度，最好是地線(xiàn)比電源線(xiàn)寬，它們的關(guān)系是：地線(xiàn)＞電源線(xiàn)＞信號線(xiàn)。

對數字電路的PCB可用寬的地導線(xiàn)組成一個(gè)回路， 即構成一個(gè)地網(wǎng)來(lái)使用（模擬電路不能使用該方法)。

用大面積敷銅層作地線(xiàn)用，在印制板上把沒(méi)被用上的地方都與地相連接作為地線(xiàn)用?；蚴亲龀啥鄬影?，電源、地線(xiàn)各占用一層。

數字與模擬電路的共地處理

數字電路與模擬電路的共地處理: 數字電路與模擬電路共同存在時(shí),布線(xiàn)需要考慮之間互相干擾問(wèn)題，特別是地線(xiàn)上的噪音干擾。

數字電路的頻率高，模擬電路的敏感度強，對信號線(xiàn)來(lái)說(shuō)，高頻的信號線(xiàn)盡可能遠離敏感的模擬電路器件。

對地線(xiàn)來(lái)說(shuō)，整個(gè)PCB對外連接界只有一個(gè)端口，所以必須在PCB內部進(jìn)行處理數、模共地的問(wèn)題，而在板內部數字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的端口處(如插頭等), 數字地與模擬地有一點(diǎn)短接，請注意，只有一個(gè)連接點(diǎn)。

信號線(xiàn)分布層

信號線(xiàn)布在電源(地)層上: 在多層印制板布線(xiàn)時(shí)，由于在信號線(xiàn)層沒(méi)有布完的線(xiàn)剩下已經(jīng)不多，再多加層數就會(huì )造成浪費也會(huì )給生產(chǎn)增加一定的工作量，成本也相應增加了，

為解決這個(gè)矛盾，可以考慮在電(地)層上進(jìn)行布線(xiàn)。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

信號流向設計

PCB布局設計時(shí)，應充分遵守沿信號流向直線(xiàn)放置的設計原則，盡量避免來(lái)回環(huán)繞。

PCB Layout設計實(shí)例

Layout設計建議

1. 驅動(dòng)芯片與功率MOSFET擺放盡可能靠近;

2. VCC-GND(CVCC) / VB-VS(CBS)電容盡可能靠近芯片;

3. 芯片散熱焊盤(pán)加一定數量過(guò)孔并且與GND相連接(增加散熱、減小寄生電感);

4. GND布線(xiàn)直接與MOSFET 源極(source)相連接, 且避免與源極(source)-漏極(drain)間大電流路徑相重合, VS 同理GND布線(xiàn)原則(避免功率回路與驅動(dòng)回路重合);

5. HO/LO布線(xiàn)盡量寬(60mil-100mil,驅動(dòng)電流比較高,降低寄生電感的影響);

6. LIN/HIN 邏輯輸入端口盡量遠離HS布線(xiàn)(避免過(guò)高的電壓擺動(dòng)干擾到輸入信號)。