一種12位50 MS／s CMOS流水線(xiàn)A／D轉換器

摘要：采用TSMC 0．18 μm 1P6M工藝設計了一個(gè)12位50 MS／s流水線(xiàn)A／D轉換器(ADC)。為了減小失真和降低功耗，該ADC利用余量增益放大電路(MDAC)內建的采樣保持功能，去掉了傳統的前端采樣保持電路，采用時(shí)間常數匹配技術(shù)，保證輸入高頻信號時(shí)，ADC依然能有較好的線(xiàn)性度；利用數字校正電路降低了ADC對比較器失調的敏感性。使用Cadence Spectre時(shí)電路進(jìn)行仿真。結果表明，輸入耐奎斯特頻率的信號時(shí)，電路SNDR達到72．19 dB，SFDR達到88．23 dB。當輸入頻率為50 MHz的信號時(shí)，SFDR依然有80．51 dB。使用1．8 V電源電壓供電，在50 MHz采樣率下，ADC功耗為128 mW。
關(guān)鍵詞：A／D轉換器；流水線(xiàn)結構；時(shí)間常數匹配；數字校正

0 引言
A／D轉換器(ADC)作為數字世界與真實(shí)世界的接口已經(jīng)成為了現代電子系統不可或缺的一部分。在各種類(lèi)型的ADC中，流水線(xiàn)結構是當今滿(mǎn)足高速高精度要求的重要實(shí)現手段。在一些需要10位以上轉換精度，數十兆轉換速率的場(chǎng)合，如無(wú)線(xiàn)通信、雷達、數字視頻廣播處理等領(lǐng)域，流水線(xiàn)ADC得到了極廣泛的應用。傳統的流水線(xiàn)ADC前端總是配置有采樣保持電路(SHA)。SHA除了自身消耗一定的面積和功耗外，還引入了很大的噪聲，是流水線(xiàn)ADC的主要噪聲源之一。由于高的噪聲需要用大電容來(lái)克服，因此，取消SHA會(huì )允許系統使用更小的電容，這對減小系統功耗有決定意義。另外，采樣保持電路還會(huì )因為讓輸入信號混入諧波成分而給ADC帶來(lái)失真。在A(yíng)DC前端使用SHA的唯一原因是由此可以避免當輸入信號頻率較高時(shí)，ADC的性能受到孔徑誤差的限制。
本文設計了一個(gè)沒(méi)有SHA電路的12位50 MS／s的流水線(xiàn)ADC。通過(guò)使用時(shí)間常數匹配技術(shù)來(lái)抑制高頻輸入時(shí)產(chǎn)生的孔徑誤差。利用數字校正電路降低、ADC對比較器失調的敏感性。結果表明，輸入耐奎斯特頻率的信號時(shí)，電路SNDR達到72．19 dB，SFDR達到88．23 dB。當輸入頻率為50 MHz的信號時(shí)，SFDR依然有80．51 dB。

1 系統結構設計
流水線(xiàn)ADC由多級級聯(lián)而成，對于級數和每級的精度都有不同選擇。使用每級1．5位的結構可以多產(chǎn)生1位冗余位來(lái)進(jìn)行數字冗余修正，大大減小比較器失調造成的影響；其次，這種結構的反饋系數是0．5，運放可以獲得較大的閉環(huán)帶寬。
圖1是ADC結構示意圖。整個(gè)流水線(xiàn)由10級，每級1．5位的子級電路和1個(gè)2位的快閃型ADC(FLASH ADC)組成。輸入信號直接輸入到第一級，經(jīng)過(guò)逐級轉換，把得到的22位數字輸出送入數字誤差校正單元進(jìn)行校正。最后輸出12位的數字碼。

由于沒(méi)有SHA模塊，故利用第一級電路中經(jīng)修改過(guò)的余量增益電路(MDAC)替代SHA完成對輸入信號的采樣保持。具體的實(shí)現方式如圖2所示。
圖2中MDAC由運算放大器，采樣電容Cs1，Cs2，編碼控制電路及一系列開(kāi)關(guān)構成。Cc1，Cc2和2個(gè)比較器構成子A／D轉換器(Sub ADC)。第1級電路的時(shí)鐘被分為了三相。輸入信號在CKSP結束時(shí)被采樣到Cs1，Cs2，Cc1，Cc2上。為了保持高線(xiàn)性度，輸入開(kāi)關(guān)采用了柵壓自舉(Boot-strapped)開(kāi)關(guān)。在CKL相時(shí)，Cc1，Cc2與輸入參考電壓相連。Cc1，Cc2與比較器相連接的極板一側會(huì )感生出輸入參考電壓與輸入信號的差值。把這個(gè)差值送入比較器即可得到輸入信號與參考電平的大小關(guān)系。當CKL結束時(shí)，鎖存器鎖存比較結果。而編碼電路則根據比較結果生成控制碼供MDAC求值時(shí)使用。在CK1相位時(shí)，Cs1與輸出相連，Cs2根據控制碼與不同的參考電平相連，MDAC開(kāi)始求值。
第2～10級電路使用傳統的每級1．5位的結構。同時(shí)，由于每級電路對精度的要求逐漸放低，因此可以在每級使用不同規格的運放以降低功耗與面積。本文使用了3種功耗依次遞減的運放?？梢栽O計更多的運放，以進(jìn)一步降低功耗。